專利名稱：上電復位電路的制作方法
技術領域：
本發(fā)明涉及電路技術領域，特別涉及一種上電復位電路。
背景技術：
上電復位信號是微控制器等時序電路中的一個至關重要的信號。復位信號的可靠性是微控制器等時序電路、芯片等是否能夠正常運行的關鍵。在目前的方案中，少數電子設備、芯片等是由外部專門的上電復位芯片來提供復位信號，大多數是內置上電復位電路來提供復位信號。
圖1、圖2、圖3中示出了目前傳統(tǒng)的三種上電復位電路的電路結構示意圖，圖1所示的上電復位電路，是通過檢測電源上電邊沿的方式實現上電復位，在檢測到電源上電邊沿時，輸出復位信號，圖2所示的上電復位電路，是通過檢測電源電壓的方式實現上電復位，在檢測到電源電壓高于某個設定的閾值時輸出復位信號，圖3所示的上電復位電路，通過同時檢測電源上電邊沿和電源電壓的方式，來輸出復位信號。在這些上電復位電路的實現方式中，檢測電源上電邊沿的方式，容易對極緩慢的上電失效，檢測電源電壓的方式，容易對快速的上電失效，同時檢測電源上電邊沿和電源電壓的方式，雖然結合了二者的優(yōu)點，但是在電源質量不好的情況下，容易受到干擾，出現誤復位的動作，因而嚴重影響了上電復位電路的可靠性。發(fā)明內容
基于此，針對上述現有技術中的上電復位電路可靠性低的問題，提供一種上電復位電路，其可以不受上電速度影響，可靠性高。
為達到上述目的，本發(fā)明采用以下技術方案:
—種上電復位電路，包括復位信號產生電路，所述復位信號產生電路包括:啟動電阻電路，電容 CO，PMOS 管 MpO，PMOS 管 Mpl，PMOS 管 Mp2，NMOS 管 MnO，NMOS 管 Mnl，NMOS 管Mn2 ；
PMOS管MpO的第一金屬極、啟動電阻電路、電容CO、NMOS管Mn2的柵極分別接入電源VDD，PMOS管MpO的第二金屬極與PMOS管Mpl的第一金屬極連接，PMOS管Mpl的第二金屬極與PMOS管Mp2的第一金屬極連接，PMOS管Mp2的第二金屬極與NMOS管Mnl的第一金屬極連接，啟動電阻電路的另一端、電容CO的另一端、PMOS管Mp2的柵極、NMOS管Mn I的柵極與NMOS管MnO的柵極和第一金屬極相互連接，NMOS管MnO的第二金屬極與NMOS管Mn2的第一金屬極連接，PMOS管MpO的柵極、PMOS管Mpl的柵極、NMOS管Mnl的第二金屬極、NMOS管Mn2的第二金屬極接地。
根據本發(fā)明的上電復位電路，無論是電源VDD上電速度快還是慢，都可以有效地輸出復位信號，使芯片復位，提高了上電復位的可靠性。
圖1是傳統(tǒng)的其中一種上電復位電路的電路結構示意圖2是傳統(tǒng)的第二種上電復位電路的電路結構示意圖3是傳統(tǒng)的第三種上電復位電路的電路結構示意圖4是本發(fā)明的上電復位電路實施例一的電路結構示意圖5是本發(fā)明方案中所采用的半施密特反相器的電路結構示意圖6是本發(fā)明的上電復位電路實施例二的電路結構示意圖7是本發(fā)明的上電復位電路實施例三的電路結構示意圖8是本發(fā)明的上電復位電路實施例四的電路結構示意圖。
具體實施方式
以下結合其中的較佳實施方式對本發(fā)明方案進行詳細說明。需要說明的是，在下述實施例中的本發(fā)明的上電復位電路中，會涉及到NMOS管、PMOS管，NMOS管、PMOS管都分別有相應的源極S、漏極D、柵極G，而由于NMOS管、PMOS管的對稱性結構，在將NMOS管、PMOS管進行連接時，源極S、漏極D的連接位置實質上是可以互換的。考慮到在制作NMOS管、PMOS管時，一般都是通過用金屬鋁引出兩個電極來分別作為源極S和漏極D，因此，在下述對本發(fā)明的較佳實施方式的說明中，為了便于說明，是以第一金屬極來表示NMOS管或者PMOS管的源極S、漏極D中的任意一個，以第二金屬極來表示NMOS管或者PMOS管的源極S、漏極D中的另外一個，這里的第一金屬極、第二金屬極僅僅只是為了從名稱上加以區(qū)分，并不用以限定是NMOS管或者PMOS管的源極S、漏極D。例如，在實際制作電路結構時，在其中一個NMOS管中，第一金屬極可能是源極S，在另一個NMOS管中，第一金屬極可能是漏極D。
實施例一
圖4中示出了本發(fā)明的上電復位電路實施例一的電路結構示意圖。在該實施例中，以電阻作為啟動電阻電路為例進行說明。
如圖4所示，在本實施例一中，該上電復位電路包括有復位信號產生電路。
如圖4所示，該復位信號產生電路包括有:啟動電阻R0、電容C0、PM0S管Mp0、PM0S管 Mp 1、PMOS 管 Mp2、NMOS 管 MnO、NMOS 管 Mn 1、NMOS 管 Mn2。其中，PMOS 管 MpO 的第一金屬極、啟動電阻R0、電容C0、NM0S管Mn2的柵極分別接入電源VDD，PM0S管MpO的第二金屬極與PMOS管Mpl的第一金屬極連接，PMOS管Mpl的第二金屬極與PMOS管Mp2的第一金屬極連接，PMOS管Mp2的第二金屬極與NMOS管Mnl的第一金屬極連接，啟動電阻RO的另一端、電容CO的另一端、PMOS管Mp2的柵極、NMOS管Mnl的柵極與NMOS管MnO的柵極和第一金屬極相互連接，NMOS管MnO的第二金屬極與NMOS管Mn2的第一金屬極連接，PMOS管MpO的柵極、PMOS管Mpl的柵極、NMOS管Mnl的第二金屬極、NMOS管Mn2的第二金屬極接地。
根據如上所述的本發(fā)明的上電復位電路，無論是電源VDD上電速度快還是慢，都可以有效地輸出復位信號，使芯片復位，提高了上電復位的可靠性。
如圖4所示，該上電復位電路還包括與上述復位信號產生電路相連接的遲滯反饋電路。其中，該遲滯反饋電路包括有PMOS管Mp3、反相器invO，其中，PMOS管Mp3的第一金屬極接入電源VDD，PMOS管Mp3的第二金屬極與PMOS管Mpl的第二金屬極、PMOS管Mp2的第一金屬極連接，反相器invO的輸入端與PMOS管Mp2的第二金屬極、NMOS管Mnl的第一金屬極連接，PMOS管Mp3的柵極與反相器invO的輸出端連接。在復位信號釋放時，通過該遲滯反饋電路的反饋作用，進一步增加了上電復位的可靠性。
圖4所示中，NMOS管MnO是連接成了二極管形式，啟動電阻電路通過啟動電阻RO來實現，電源VDD上電時，通過啟動電阻RO給節(jié)點vdio充電。
在VDD電壓小于NMOS管MnO的閾值時，NMOS管MnO處于關斷狀態(tài)，節(jié)點vdio的電壓等于VDD，NMOS管Mnl與PMOS管Mp2處于關斷狀態(tài)，節(jié)點vdet處于未知電壓狀態(tài)。
當VDD電壓上升到等于NMOS管Mn2的閾值電壓時，PMOS管Mn2剛好導通，但導通電阻比較大，使得NMOS管MnO未能導通，節(jié)點vdio的電壓等于VDD，NMOS管Mnl導通，PMOS管Mp2處于關斷狀態(tài)。此時節(jié)點vdet由于NMOS管Mnl的作用，被拉到低電平，因而反相器invO輸出為高電平，PMOS管Mp3關斷，復位信號RSTB輸出低電平，復位芯片。
如果電源VDD的上電速度比較快，由于節(jié)點vdio有NMOS管MnO和NMOS管Mnl的對地寄生電容作用，啟動電阻RO無法及時給vdio充電去打開NMOS管Mnl。此時，電容CO起到作用，可以迅速將節(jié)點vdio的電壓拉到接近電源VDD的水平，從而可靠地打開NMOS管Mnl，讓節(jié)點vdet處于低電平狀態(tài)，復位信號RSTB輸出低電平，復位芯片。
電源電壓VDD繼續(xù)上升時，NMOS管Mn2和PMOS管MpO、PMOS管Mpl的導通電阻變得越來越小，二極管MnO處于導通狀態(tài)，二極管的非線性特性使得節(jié)點vdio電壓上升量很小，使得PMOS管Mp2的柵源電壓變大，而NMOS管Mn I的柵源電壓基本不變。當電源VDD上升到比NMOS管Mnl和PMOS管Mp2的閾值電壓之和略大時，PMOS管Mp2導通的比NMOS管Mnl強，使得節(jié)點vdet變?yōu)楦唠娖?，反相器invO輸出低電平打開PMOS管Mp3，從而進一步拉高節(jié)點vdet的電平。此時，復位信號RSTB變?yōu)楦唠娖?，結束復位，讓芯片開始正常運行。由于PMOS管Mp3的反饋作用，讓復位信號釋放的時候非常迅速，避免了這個時候由于電源噪音或者其他干擾讓復位信號出現毛刺，從而增加復位的可靠性。
其中，反相器invO需要讓節(jié)點vdet上升到比較可靠的電平時才能反轉，因此，在本實施例的方案中，可以將該反相器invO設計為半施密特反相器。圖5中示出了本實施例中所應用的半施密特反相器的電路結構示意圖。如圖5所示，其包括有三個NMOS管和一個PMOS管，以此實現信號的反向。
實施例二
圖6中示出了本發(fā)明的上電復位電路實施例二的電路結構示意圖。與上述實施例一的不同之處主要在于，本實施例中是以結合PMOS管實現啟動電阻電路為例進行說明。
考慮在低功耗要求的情況下，在上述實施例一的方案中，啟動電阻RO的阻值需要比較大，這樣的會就會占用較大的硅片面積。因此，在本實施例的方案中，通過采用工作在電阻區(qū)的PMOS管來部分代替啟動電阻RO的阻值，以滿足低功耗和成本的要求。
如圖6所示，通過一個PMOS管MrO和電阻Rl共同實現啟動電阻電路，由一個PMOS管MrO結合電阻Rl共同承擔啟動電阻RO的阻值。PMOS管MrO的一個金屬極接電源VDD，另一金屬極與電阻Rl連接，PMOS管MrO的柵極接地，實現PMOS管MrO的電阻式連接。
圖6所示中，是以一個PMOS管MrO結合電阻Rl共同承擔啟動電阻RO的阻值為例進行說明，實際上PMOS管的數目可以基于實際需要進行設定，只要各PMOS管的導通電阻加上電阻Rl的阻值，能夠與實施例一中的啟動電阻RO的阻值相同即可。其中，上述PMOS管MrO，可以采用長溝道PMOS管來實現。
本實施例二中的其他技術特征與上述實施例一中的相同，在此不予詳加贅述。
實施例三
圖7中示出了本發(fā)明的上電復位電路實施例三的電路結構示意圖。與上述實施例二的不同之處主要在于，在本實施例中，是以全部用PMOS管來實現啟動電阻電路為例進行說明。
如圖7所示，四個PMOS管MrO、Mr1、Mr2、Mr3共同承擔啟動電阻RO的阻值。PMOS管MrO、Mr1、Mr2、Mr3的柵極均接地，其他的兩個金屬極依次連接，實現各PMOS管的電阻式連接。
圖7所示中，是以四個PMOS管MrO、Mr1、Mr2、Mr3共同承擔啟動電阻RO的阻值為例進行說明，實際上，基于實際采用的PMOS管的導通電阻的差異，PMOS管的數目可能會有所不同，只要各PMOS管的導通電阻之和能夠與實施例一中的啟動電阻RO的阻值相同即可。其中，上述PMOS管MrO、Mr 1、Mr2、Mr3，均可以采用長溝道PMOS管來實現。
本實施例三中的其他技術特征與上述實施例二中的相同，在此不予詳加贅述。
實施例四
圖8中示出了本發(fā)明的上電復位電路實施例四的電路結構示意圖。在本實施例中，與上述實施例三的不同之處主要在于，本實施例中，是還包括有低電平展寬電路。
在有些時序電路和模塊中，對復位信號的寬度有最低要求，因此，在本實施例四的方案中，還包括有低電平展寬電路，實現復位信號的寬度的展寬，以滿足對復位信號的寬度有要求的時序電路。
如圖8所示，該低電平展寬電路包括有:電容Cl、PMOS管Mp4、NMOS管Mn3、NMOS管Mn4、NM0S管Mn5、NM0S管Mn6以及反相器invl。其中，PMOS管Mp4的第一金屬極、電容CUNMOS管Mn3的柵極接入電源VDD，PM0S管Mp4的第二金屬極、電容Cl的另一端、NMOS管Mn6的第一金屬極與反相器invl的輸入端連接，PMOS管Mp4的柵極、NMOS管Mn6的柵極與遲滯反饋電路的輸出端連接，NMOS管Mn6的第二金屬極與NMOS管Mn4的第一金屬極、NMOS管Mn5的第一金屬極連接，NMOS管Mn4的柵極與NMOS管Mn3的第一金屬極連接，NMOS管Mn4的第二金屬極、NMOS管Mn5的第二金屬極接地，NMOS管Mn5的柵極與反相器invl的輸出端連接。
工作過程中，在上電時通過電容Cl給節(jié)點RST充電，使得反相器invl可靠地輸出低電平，從而讓NMOS管Mn5的初始狀態(tài)是關閉的。在復位信號釋放時，NMOS管Mn3與長溝道器件NMOS管Mn4延長了對節(jié)點RST的放電時間，從而展寬了復位信號的寬度。NMOS管Mn5在復位信號釋放后打開，讓節(jié)點RST變?yōu)榈妥韫?jié)點，提高可靠性。
本實施例四的其他技術特征與上述實施例三中的相同，在此不予贅述。
需要說明的是，在上述實施例四的說明中，是以在上述實施例三的基礎上增加低電平展寬電路為例進行說明，實際上，例如上述實施例一、二的電路結構中，也可以增加上述低電平展寬電路，實現對復位信號的展寬，在此不再詳加贅述。
以上所述實施例僅表達了本發(fā)明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對本發(fā)明專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本發(fā)明構思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明的保護范圍。因此，本發(fā)明專利的保護范圍應以所附權利要求為準。
權利要求
1.一種上電復位電路，其特征在于，包括復位信號產生電路，所述復位信號產生電路包括:啟動電阻電路，電容CO，PMOS管MpO，PMOS管Mpl，PMOS管Mp2，NMOS管MnO，NMOS管Mnl，NMOS 管 Mn2 ； PMOS管MpO的第一金屬極、啟動電阻電路、電容CO、NMOS管Mn2的柵極分別接入電源VDD, PMOS管MpO的第二金屬極與PMOS管Mpl的第一金屬極連接，PMOS管Mpl的第二金屬極與PMOS管Mp2的第一金屬極連接，PMOS管Mp2的第二金屬極與NMOS管Mnl的第一金屬極連接，啟動電阻電路的另一端、電容CO的另一端、PMOS管Mp2的柵極、NMOS管Mnl的柵極與NMOS管MnO的柵極和第一金屬極相互連接，NMOS管MnO的第二金屬極與NMOS管Mn2的第一金屬極連接，PMOS管MpO的柵極、PMOS管Mpl的柵極、NMOS管Mnl的第二金屬極、NMOS管Mn2的第二金屬極接地。
2.根據權利要求1所述的上電復位電路，其特征在于，還包括與所述復位信號產生電路相連接的遲滯反饋電路。
3.根據權利要求2所述的上電復位電路，其特征在于，所述遲滯反饋電路包括PMOS管Mp3、反相器invO，PMOS管Mp3的第一金屬極接入電源VDD，PMOS管Mp3的第二金屬極與PMOS管Mpl的第二金屬極、PMOS管Mp2的第一金屬極連接，反相器invO的輸入端與PMOS管Mp2的第二金屬極、NMOS管Mnl的第一金屬極連接，PMOS管Mp3的柵極與反相器invO的輸出端連接。
4.根據權利要求3所述的上電復位電路，其特征在于，所述反相器invO為半施密特反相器。
5.根據權利要求2所述的上電復位電路，其特征在于，還包括與所述遲滯反饋電路連接的低電平展寬電路。
6.根據權利要求5所述的上電復位電路，其特征在于，所述低電平展寬電路包括:電容CUPMOS 管 Mp4、NM0S 管 Mn3、NM0S 管 Mn4、NM0S 管 Mn5、NM0S 管 Mn6 以及反相器 invl，PMOS管Mp4的第一金屬極、電容Cl、NM0S管Mn3的柵極接入電源VDD，PMOS管Mp4的第二金屬極、電容Cl的另一端、NMOS管Mn6的第一金屬極與反相器invl的輸入端連接，PMOS管Mp4的柵極、NMOS管Mn6的柵極與遲滯反饋電路的輸出端連接，NMOS管Mn6的第二金屬極與NMOS管Mn4的第一金屬極、NMOS管Mn5的第一金屬極連接，NMOS管Mn4的柵極與NMOS管Mn3的第一金屬極連接，NMOS管Mn4的第二金屬極、NMOS管Mn5的第二金屬極接地，NMOS管Mn5的柵極與反相器invl的輸出端連接。
7.根據權利要求1至6任意一項所述的上電復位電路，其特征在于，所述啟動電阻電路包括電阻RO。
8.根據權利要求1至6任意一項所述的上電復位電路，其特征在于，所述啟動電阻電路包括相互串聯的、工作在電阻區(qū)的一個以上的PMOS管。
9.根據權利要求8所述的上電復位電路，其特征在于，所述啟動電阻電路還包括與所述工作在電阻區(qū)的一個以上的PMOS管連接的電阻Rl。
10.根據權利要求8所述的上電復位電路，其特征在于，所述工作在電阻區(qū)的一個以上的PMOS管為長溝型PMOS管。
全文摘要
一種上電復位電路，包括復位信號產生電路，該復位信號產生電路包括啟動電阻電路，電容C0，PMOS管Mp0、Mp1、Mp2，NMOS管Mn0、Mn1、Mn2；Mp0的第一金屬極、啟動電阻電路、電容C0、Mn2的柵極分別接入電源VDD，Mp0的第二金屬極與Mp1的第一金屬極連接，Mp1的第二金屬極與Mp2的第一金屬極連接，Mp2的第二金屬極與Mn1的第一金屬極連接，啟動電阻電路的另一端、電容C0的另一端、Mp2的柵極、Mn1的柵極與Mn0的柵極和第一金屬極相互連接，Mn0的第二金屬極與Mn2的第一金屬極連接，Mp0的柵極、Mp1的柵極、Mn1的第二金屬極、Mn2的第二金屬極接地。根據本發(fā)明，無論是電源VDD上電速度快還是慢，都可以有效地輸出復位信號，使芯片復位，提高了上電復位的可靠性。
文檔編號H03K17/22GK103178820SQ20131008691
公開日2013年6月26日 申請日期2013年3月18日 優(yōu)先權日2013年3月18日
發(fā)明者陳春平 申請人:珠海市杰理科技有限公司