專(zhuān)利名稱(chēng)：一種階梯波發(fā)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路領(lǐng)域，尤其是涉及一種階梯波發(fā)生電路。
背景技術(shù)：
階梯波是電子電路設(shè)計(jì)領(lǐng)域常用到的一種模擬信號(hào)。圖1為一種泵式階梯波發(fā)生電路，由二極管Dl、D2和電容Cl、C2組成，輸入信號(hào)Ui為最高值為0，最低值為-E的周期脈沖信號(hào)，當(dāng)輸入信號(hào)從O降到-E時(shí)，二極管Dl導(dǎo)通，二極管D2截止，輸入信號(hào)對(duì)電容Cl進(jìn)行充電，由于二極管Dl的等效電阻很小，因此電容Cl很快充電到E，當(dāng)輸入信號(hào)由-E升到O時(shí)，由于電容Cl兩端的電壓不能突變，因此B點(diǎn)的電位為+E，此時(shí)Dl截止，D2導(dǎo)通，電容C2開(kāi)始充電，此時(shí)電容Cl和電容C2會(huì)對(duì)電壓E進(jìn)行快速分配，電容C2的兩端為一定比例的電壓，此時(shí)輸出信號(hào)Uo為階梯波的一級(jí)，當(dāng)C2遠(yuǎn)大于Cl時(shí)，并且由于輸入信號(hào)Ui為周期性的脈沖信號(hào)，因此輸出階梯波Uo，直至C2充滿(mǎn)為止?？梢钥闯?，這種泵式階梯波發(fā)生電路使用了二極管Dl和二極管D2，由于二極管易受到環(huán)境溫度的影響，因此二極管的使用必然會(huì)帶來(lái)一定的非線(xiàn)性失真，從而對(duì)生成的階梯波產(chǎn)生失真影響，降低了其精確性。
發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問(wèn)題在于提供一種階梯波發(fā)生器電路，以實(shí)現(xiàn)避免由二極管帶來(lái)的非線(xiàn)性失真，從而提高生成的階梯波的精確性。為此，本發(fā)明解決技術(shù)問(wèn)題的技術(shù)方案是:本發(fā)明提供了一種階梯波發(fā)生電路，所述電路包括一計(jì)數(shù)模塊和一數(shù)模轉(zhuǎn)換模塊；所述計(jì)數(shù)模塊用于對(duì)一周期性脈沖信號(hào)進(jìn)行計(jì)數(shù)；所述計(jì)數(shù)模塊的t個(gè)輸出端分別與數(shù)模轉(zhuǎn)換模塊的t個(gè)輸入端相連；t為大于I的自然數(shù)；其中，所述計(jì)數(shù)模塊的第n+i位輸出端與所述數(shù)模轉(zhuǎn)換模塊的第m+i位輸入端相連，η為所述計(jì)數(shù)模塊中與所述數(shù)模轉(zhuǎn)換模塊的相連的輸出端中的最低位，m為所述數(shù)模轉(zhuǎn)換模塊中與所述計(jì)數(shù)模塊相連的輸入端中的最低位，i為滿(mǎn)足O < i ( t-Ι中的任一自熱數(shù)；所述數(shù)模轉(zhuǎn)換模塊的輸出端為所述電路的輸出端。優(yōu)選地，所述電路輸出的階梯波的級(jí)數(shù)為優(yōu)選地，所述計(jì)數(shù)模塊共具有t個(gè)輸出端，所述數(shù)模轉(zhuǎn)換模塊共具有t個(gè)輸入端；所述計(jì)數(shù)模塊的第i位輸出端與所述數(shù)模轉(zhuǎn)換模塊的第i位輸入端相連。優(yōu)選地，所述數(shù)模轉(zhuǎn)換模塊為電流型數(shù)模轉(zhuǎn)換器，所述電路還包括運(yùn)算放大器；所述電流型數(shù)模轉(zhuǎn)換器的輸出端與所述運(yùn)算放大器相連；所述運(yùn)算放大器的輸出端為所述電路的輸出端。優(yōu)選地，所述電流型數(shù)模轉(zhuǎn)換器具有兩個(gè)互補(bǔ)電流輸出端，其中一個(gè)電流互補(bǔ)輸出端作為電流型數(shù)模轉(zhuǎn)換器的電流輸出端，所述電流輸出端連接所述運(yùn)算放大器的負(fù)輸入端，所述運(yùn)算放大器的正輸入端接地，負(fù)輸入端通過(guò)反饋電阻連接至所述運(yùn)算放大器的輸出端。優(yōu)選地，所述電流型數(shù)模轉(zhuǎn)換器的參考電流由電壓源和電阻產(chǎn)生。優(yōu)選地，所述電路還包括調(diào)整電路；所述調(diào)整電路對(duì)數(shù)模轉(zhuǎn)換模塊的輸出信號(hào)進(jìn)行調(diào)整。優(yōu)選地，所述計(jì)數(shù)模塊為計(jì)數(shù)器、單片機(jī)、復(fù)雜可編程邏輯器件或現(xiàn)場(chǎng)可編程門(mén)陣列。優(yōu)選地，所述計(jì)數(shù)模塊為二進(jìn)制計(jì)數(shù)模塊。優(yōu)選地，所述數(shù)模轉(zhuǎn)換模塊為數(shù)模轉(zhuǎn)換器。通過(guò)上述技術(shù)方案可知，由于本發(fā)明中通過(guò)計(jì)數(shù)模塊對(duì)周期性脈沖信號(hào)進(jìn)行計(jì)數(shù)，數(shù)模轉(zhuǎn)換模塊將計(jì)數(shù)模塊的計(jì)數(shù)值轉(zhuǎn)換成模擬信號(hào)，即生成了階梯波信號(hào)，因此，該電路中并沒(méi)有使用二極管即實(shí)現(xiàn)了生成階梯波信號(hào)，避免了二極管因溫度的影響而產(chǎn)生的非線(xiàn)性失真，從而提高了生成的階梯波的精確性。
圖1為現(xiàn)有技術(shù)中的階梯波發(fā)生電路；圖2為本發(fā)明提供的階梯波發(fā)生電路的一具體實(shí)施例的結(jié)構(gòu)示意圖；圖3為一種二十九進(jìn)制計(jì)數(shù)器的結(jié)構(gòu)示意圖；圖4為本發(fā)明提供的階梯波發(fā)生電路的另一具體實(shí)施例的結(jié)構(gòu)示意圖；圖5為圖4中所示的具體實(shí)施例的一具體電路圖；圖6為本發(fā)明提供的階梯波發(fā)生電路的另一具體實(shí)施例的結(jié)構(gòu)示意圖；圖7為本發(fā)明提供的階梯波發(fā)生電路的另一具體實(shí)施例的結(jié)構(gòu)示意圖；圖8為本發(fā)明提供的階梯波發(fā)生電路的另一具體實(shí)施例的結(jié)構(gòu)示意圖；圖9為本發(fā)明提供的包括電容C和電阻Rl的階梯波發(fā)生電路的另一具體實(shí)施例的結(jié)構(gòu)示意圖。
具體實(shí)施例方式請(qǐng)參閱圖2，本發(fā)明提供了階梯波發(fā)生電路的一具體實(shí)施例，所述電路包括一計(jì)數(shù)模塊201和一數(shù)模轉(zhuǎn)換模塊202。計(jì)數(shù)模塊201用于對(duì)一周期性脈沖信號(hào)進(jìn)行計(jì)數(shù)，所述計(jì)數(shù)模塊201的t個(gè)輸出端分別與數(shù)模轉(zhuǎn)換模塊202的t個(gè)輸入端相連。其中，t為大于I的自然數(shù)。其中，計(jì)數(shù)模塊201的第n+i位輸出端與數(shù)模轉(zhuǎn)換模塊202的第m+i位輸入端相連，η為計(jì)數(shù)模塊201中與數(shù)模轉(zhuǎn)換模塊202相連的輸出端中的最低位，m為數(shù)模轉(zhuǎn)換模塊202中與計(jì)數(shù)模塊201相連的輸入端中的最低位，i為滿(mǎn)足O < i ( t-Ι中的任一自熱數(shù)。也就是說(shuō)，計(jì)數(shù)模塊中的t個(gè)相鄰的輸出端分別與數(shù)模轉(zhuǎn)換模塊中的t個(gè)相鄰的輸入端相連，并且計(jì)數(shù)模塊中t個(gè)輸出端按照從高位到低位的順序依次連接數(shù)模轉(zhuǎn)換模塊中按照從高位到低位的順序排列的t個(gè)輸入端。這里，計(jì)數(shù)模塊中的所有的輸出端的數(shù)量不受限定，只需滿(mǎn)足大于或等于t個(gè)即可，數(shù)模轉(zhuǎn)換模塊的所有的輸入端的數(shù)量也只需滿(mǎn)足大于或等于t個(gè)即可。
數(shù)模轉(zhuǎn)換模塊202的輸出端為所述階梯波發(fā)生電路的輸出端，也就是說(shuō)數(shù)模轉(zhuǎn)換模塊的輸出信號(hào)為所述階梯波發(fā)生電路輸出的階梯波信號(hào)。通過(guò)上述技術(shù)方案可知，由于本實(shí)施例中通過(guò)計(jì)數(shù)模塊201對(duì)周期性脈沖信號(hào)進(jìn)行計(jì)數(shù)，因此輸出不斷增加的計(jì)數(shù)值，而數(shù)模轉(zhuǎn)換模塊202將計(jì)數(shù)模塊201的計(jì)數(shù)值轉(zhuǎn)換成模擬信號(hào)，從而生成了階梯波信號(hào)，因此，該電路中并沒(méi)有使用二極管即實(shí)現(xiàn)了生成階梯波信號(hào)，避免了二極管因溫度的影響而產(chǎn)生的非線(xiàn)性失真，從而提高了生成的階梯波的精確性。本實(shí)施例中的電路輸出的階梯波的級(jí)數(shù)為并且根據(jù)圖1所示的泵式階梯波發(fā)生電路的具體結(jié)構(gòu)可知，這種泵式階梯波發(fā)生電路輸出的階梯波的級(jí)數(shù)由電路本身的參數(shù)，即Cl和C2的容值決定，對(duì)級(jí)數(shù)進(jìn)行調(diào)節(jié)時(shí)需要使得電路本身的器件發(fā)生改變，即更換電容Cl和C2，操作起來(lái)比較繁瑣，而本實(shí)施例中若想要改變階梯波的級(jí)數(shù)時(shí)，可以只改變計(jì)數(shù)模塊與數(shù)模轉(zhuǎn)換模塊的連接方式，實(shí)際上也就是連接線(xiàn)的數(shù)量，即改變t的值，相對(duì)于操作電路本身的器件來(lái)說(shuō)，操作更加簡(jiǎn)便，并且相對(duì)于對(duì)容值的調(diào)節(jié)，本實(shí)施例中這種對(duì)電路連接方式對(duì)級(jí)數(shù)的調(diào)整也更加精確。本實(shí)施例中的計(jì)數(shù)模塊，可以為計(jì)數(shù)器、單片機(jī)、復(fù)雜可編程邏輯器件(CPLD)或現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)等具有或者能夠設(shè)置計(jì)數(shù)功能的器件。計(jì)數(shù)模塊可以為二進(jìn)制，也可以為多進(jìn)制。當(dāng)計(jì)數(shù)模塊為多進(jìn)制時(shí)，可以由多個(gè)計(jì)數(shù)器并聯(lián)或串聯(lián)組成。例如兩個(gè)計(jì)數(shù)器Ul和U2，計(jì)數(shù)器Ul為NI進(jìn)制，計(jì)數(shù)器U2為N2進(jìn)制，串聯(lián)后最大能構(gòu)成M = Nl XN2進(jìn)制。例如，如圖3所示，計(jì)數(shù)模塊可以為由兩個(gè)級(jí)聯(lián)的十六進(jìn)制計(jì)數(shù)器741sl60組成的二十九進(jìn)制的計(jì)數(shù)器。741sl60本身有4位計(jì)數(shù)輸出端口，最大計(jì)數(shù)值為16，即單片741sl60最大進(jìn)制為十六進(jìn)制。需要指出的是:29為一素?cái)?shù)，不能由M = NI XN2這個(gè)計(jì)算式得到，因此需要將計(jì)數(shù)器Ul和計(jì)數(shù)器U2的LOAD端(低電平有效)同時(shí)置零。如果能用M = Nl XN2得到的計(jì)數(shù)進(jìn)制，則無(wú)須同時(shí)置零。本實(shí)施例中的數(shù)模轉(zhuǎn)換模塊，可以為數(shù)模轉(zhuǎn)換器(DAC)，或其他能夠?qū)?shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的器件。本實(shí)施例中，計(jì)數(shù)模塊有t個(gè)輸出端與數(shù)模轉(zhuǎn)換模塊的t個(gè)輸入端相連，在一種優(yōu)選的實(shí)施例中，計(jì)數(shù)模塊共有t個(gè)輸出端，并且數(shù)模轉(zhuǎn)換模塊共有t個(gè)輸入端，下面介紹該優(yōu)選的實(shí)施例，并且該優(yōu)選的實(shí)施例以t = 8，計(jì)數(shù)模塊為計(jì)數(shù)器，并且數(shù)模轉(zhuǎn)換模塊為DAC為例加以說(shuō)明。請(qǐng)參閱圖4，本發(fā)明還提供了階梯波發(fā)生電路的另一具體實(shí)施例，在本實(shí)施例中，所述電路包括計(jì)數(shù)器401和DAC402。計(jì)數(shù)器401包括8個(gè)輸出端，DAC402包括8個(gè)輸入端，計(jì)數(shù)器401的8個(gè)輸出端分別與DAC402的8個(gè)輸入端相連，計(jì)數(shù)器401的第i位輸出端與DAC402的第i位輸入端相連，其中i為滿(mǎn)足O < i < 7中的任一自熱數(shù)，也就是說(shuō)計(jì)數(shù)器401的第7位輸出端與DAC402的第7位輸入端相連，計(jì)數(shù)器401的第6位輸出端與DAC402的第6位輸入端相連，依次類(lèi)推，計(jì)數(shù)器401的第O位輸出端與DAC402的第O位輸入端相連。計(jì)數(shù)器401用于對(duì)一周期性脈沖進(jìn)行計(jì)數(shù)。DAC402的輸出端為所述階梯波發(fā)生電路的輸出端。在本實(shí)施例中，DAC402輸出256級(jí)的階梯波。
如圖5所示，本實(shí)施例中的計(jì)數(shù)器可以具體為存儲(chǔ)寄存器和三態(tài)輸出的8位二進(jìn)制計(jì)數(shù)器74HC590，74HC590具有并行輸出端Q7到Q0，復(fù)位計(jì)數(shù)器(MRC)，計(jì)數(shù)使能輸入(CE)，上升沿觸發(fā)時(shí)鐘輸入(CPC，CPR)和進(jìn)位輸出(RCO)，其中Q7到QO分別為第7位輸出至第O位輸出。本實(shí)施例中的DAC可以為DAC0800，DAC0800具有輸入端B8到BI，其中BI到B8分別為第7位輸出至第O位輸出。由計(jì)數(shù)器74HC590和DAC0800組成的階梯波發(fā)生電路的具體電路連接如圖5所示。其中REF102AU為基準(zhǔn)電壓輸出芯片，0PA2277為運(yùn)算放大器。實(shí)際上，并不對(duì)本實(shí)施例中的計(jì)數(shù)器和DAC器件本身做任何改動(dòng)，而只改變兩者的連接關(guān)系，即可對(duì)輸出的階梯波的級(jí)數(shù)做出調(diào)整。下面通過(guò)兩個(gè)實(shí)施例加以說(shuō)明。請(qǐng)參閱圖6，本發(fā)明還提供了階梯波發(fā)生電路的另一具體實(shí)施例，在本實(shí)施例中，所述電路包括計(jì)數(shù)器401和DAC402。計(jì)數(shù)器401包括8個(gè)輸出端，DAC402包括8個(gè)輸入端，計(jì)數(shù)器401的7個(gè)輸出端分別與DAC402的7個(gè)輸入端相連，計(jì)數(shù)器401的第Ι+i位輸出端與DAC402的第i位輸入端相連，其中i為滿(mǎn)足O < i < 6中的任一自熱數(shù)，也就是說(shuō)計(jì)數(shù)器401的第7位輸出端與DAC402的第6位輸入端相連，計(jì)數(shù)器401的第6位輸出端與DAC402的第5位輸入端相連，依次類(lèi)推，計(jì)數(shù)器401的第I位輸出端與DAC402的第O位輸入端相連，計(jì)數(shù)器401的第O位輸出端和DAC402的第7位輸入端懸空。計(jì)數(shù)器401用于對(duì)一周期性脈沖進(jìn)行計(jì)數(shù)。DAC402的輸出端為所述階梯波發(fā)生電路的輸出端?？梢钥闯?，在本實(shí)施例中，計(jì)數(shù)器的高7位是從“0000000”到“1111111”的變化，相當(dāng)于一個(gè)7位的計(jì)數(shù)器，因此本實(shí)施例中的DAC402輸出128級(jí)的階梯波。當(dāng)本實(shí)施例中的周期脈沖的頻率與圖4所示的實(shí)施例中的周期脈沖的頻率相同時(shí)，本實(shí)施例中的DAC402輸出的階梯波的單級(jí)高度不變，單級(jí)寬度是圖4所示的實(shí)施例生成的階梯波的單級(jí)寬度的2倍。在下面一個(gè)實(shí)施例中，生成的階梯波的級(jí)數(shù)也為128級(jí)。但是生成的階梯波的單級(jí)高度和寬度均發(fā)生了變化。請(qǐng)參閱圖7，本發(fā)明還提供了階梯波發(fā)生電路的另一具體實(shí)施例，在本實(shí)施例中，所述電路包括計(jì)數(shù)器401和DAC402。計(jì)數(shù)器401包括8個(gè)輸出端，DAC402包括8個(gè)輸入端，計(jì)數(shù)器401的7個(gè)輸出端分別與DAC402的7個(gè)輸入端相連，計(jì)數(shù)器401的第i位輸出端與DAC402的第i+Ι位輸入端相連，其中i為滿(mǎn)足O < i < 6中的任一自熱數(shù)，也就是說(shuō)計(jì)數(shù)器401的第6位輸出端與DAC402的第7位輸入端相連，計(jì)數(shù)器401的第5位輸出端與DAC402的第6位輸入端相連，依次類(lèi)推，計(jì)數(shù)器401的第O位輸出端與DAC402的第I位輸入端相連，計(jì)數(shù)器401的第7位輸出端和DAC402的O位輸入端懸空。計(jì)數(shù)器401用于對(duì)一周期性脈沖進(jìn)行計(jì)數(shù)。DAC402的輸出端為所述階梯波發(fā)生電路的輸出端?？梢钥闯?，在本實(shí)施例中，計(jì)數(shù)器的低7位是從“0000000”到“1111111”的變化，相當(dāng)于一個(gè)7位的計(jì)數(shù)器，因此本實(shí)施例中的DAC402輸出128級(jí)的階梯波。當(dāng)本實(shí)施例中的周期脈沖的頻率與圖4所示的實(shí)施例中的周期脈沖的頻率相同時(shí)，本實(shí)施例中的DAC402輸出的階梯波的單級(jí)寬度不變，單級(jí)高度是圖4所示的實(shí)施例生成的階梯波的單級(jí)高度的2倍。在本發(fā)明提供的任一階梯波發(fā)生電路的具體實(shí)施例中，階梯波發(fā)生電路還可以包括調(diào)整電路，調(diào)整電路用于對(duì)數(shù)模轉(zhuǎn)換模塊的輸出信號(hào)進(jìn)行調(diào)整。在本發(fā)明提供的任一階梯波發(fā)生電路的具體實(shí)施例中，由于生成的是同步階梯波，因此數(shù)模轉(zhuǎn)換模塊的電流或電壓的建立時(shí)間應(yīng)盡可能短，并且對(duì)最后產(chǎn)生的階梯波形上升沿要求比較快，因此數(shù)模轉(zhuǎn)換模塊優(yōu)選采用電流型DAC，此時(shí)階梯波發(fā)生電路還包括運(yùn)算放大器，電流型數(shù)模轉(zhuǎn)換器的輸出端與運(yùn)算放大器相連，完成電流至電壓的轉(zhuǎn)換，運(yùn)算放大器的輸出端為階梯波發(fā)生電路的輸出端。下面通過(guò)一個(gè)實(shí)施例加以說(shuō)明。請(qǐng)參閱圖8，本發(fā)明還提供了階梯波發(fā)生電路的另一具體實(shí)施例，在本實(shí)施例中，所述電路包括一計(jì)數(shù)模塊801、電流型DAC802和運(yùn)算放大器803。計(jì)數(shù)模塊801用于對(duì)一周期性脈沖信號(hào)進(jìn)行計(jì)數(shù)，所述計(jì)數(shù)模塊801的t個(gè)輸出端分別與電流型DAC802的t個(gè)輸入端相連。其中，t為大于I的自然數(shù)。其中，計(jì)數(shù)模塊801的第n+i位輸出端與電流型DAC802的第m+i位輸入端相連，η為計(jì)數(shù)模塊801中與電流型DAC802相連的輸出端中的最低位，m為電流型DAC802中與計(jì)數(shù)模塊801相連的輸入端中的最低位，i為滿(mǎn)足O彡i ( t-Ι中的任一自熱數(shù)。所述電流型DAC802具有兩個(gè)互補(bǔ)電流輸出端，其中一個(gè)電流互補(bǔ)輸出端作為DAC802的電流輸出端，該電流輸出端連接運(yùn)算放大器803的負(fù)輸入端，所述運(yùn)算放大器803的正輸入端接地，負(fù)輸入端通過(guò)反饋電阻R連接至所述運(yùn)算放大器803的輸出端。所述運(yùn)算放大器803的輸出端為所述階梯波發(fā)生電路的輸出端。在本實(shí)施例中，電流型DAC802可以為DAC0800，DAC0800具有兩個(gè)互補(bǔ)電流輸出
權(quán)利要求
1.一種階梯波發(fā)生電路，其特征在于，所述電路包括一計(jì)數(shù)模塊和一數(shù)模轉(zhuǎn)換模塊； 所述計(jì)數(shù)模塊用于對(duì)一周期性脈沖信號(hào)進(jìn)行計(jì)數(shù)；所述計(jì)數(shù)模塊的t個(gè)輸出端分別與數(shù)模轉(zhuǎn)換模塊的t個(gè)輸入端相連；t為大于I的自然數(shù)； 其中，所述計(jì)數(shù)模塊的第n+i位輸出端與所述數(shù)模轉(zhuǎn)換模塊的第m+i位輸入端相連，η為所述計(jì)數(shù)模塊中與所述數(shù)模轉(zhuǎn)換模塊的相連的輸出端中的最低位，m為所述數(shù)模轉(zhuǎn)換模塊中與所述計(jì)數(shù)模塊相連的輸入端中的最低位，i為滿(mǎn)足O < i ( t-Ι中的任一自熱數(shù)；所述數(shù)模轉(zhuǎn)換模塊的輸出端為所述電路的輸出端。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述電路輸出的階梯波的級(jí)數(shù)為
3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述計(jì)數(shù)模塊共具有t個(gè)輸出端，所述數(shù)模轉(zhuǎn)換模塊共具有t個(gè)輸入端； 所述計(jì)數(shù)模塊的第i位輸出端與所述數(shù)模轉(zhuǎn)換模塊的第i位輸入端相連。
4.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述數(shù)模轉(zhuǎn)換模塊為電流型數(shù)模轉(zhuǎn)換器，所述電路還包括運(yùn)算放大器； 所述電流型數(shù)模轉(zhuǎn)換器的輸出端與所述運(yùn)算放大器相連； 所述運(yùn)算放大器的輸出端為所述電路的輸出端。
5.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述電流型數(shù)模轉(zhuǎn)換器具有兩個(gè)互補(bǔ)電流輸出端，其中一個(gè)電流互補(bǔ)輸出端作為電流型數(shù)模轉(zhuǎn)換器的電流輸出端，所述電流輸出端連接所述運(yùn)算放大器的負(fù)輸入端，所述運(yùn)算放大器的正輸入端接地，負(fù)輸入端通過(guò)反饋電阻連接至所述運(yùn)算放大器的輸出端。
6.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述電流型數(shù)模轉(zhuǎn)換器的參考電流由電壓源和電阻產(chǎn)生。
7.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述電路還包括調(diào)整電路； 所述調(diào)整電路對(duì)數(shù)模轉(zhuǎn)換模塊的輸出信號(hào)進(jìn)行調(diào)整。
8.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述計(jì)數(shù)模塊為計(jì)數(shù)器、單片機(jī)、復(fù)雜可編程邏輯器件或現(xiàn)場(chǎng)可編程門(mén)陣列。
9.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述計(jì)數(shù)模塊為二進(jìn)制計(jì)數(shù)模塊。
10.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述數(shù)模轉(zhuǎn)換模塊為數(shù)模轉(zhuǎn)換器。
全文摘要
本發(fā)明提供了一種階梯波發(fā)生電路，包括一計(jì)數(shù)模塊和一數(shù)模轉(zhuǎn)換模塊；所述計(jì)數(shù)模塊用于對(duì)一周期性脈沖信號(hào)進(jìn)行計(jì)數(shù)；所述計(jì)數(shù)模塊的t個(gè)輸出端分別與數(shù)模轉(zhuǎn)換模塊的t個(gè)輸入端相連；其中，所述計(jì)數(shù)模塊的第n+i位輸出端與所述數(shù)模轉(zhuǎn)換模塊的第m+i位輸入端相連，n為所述計(jì)數(shù)模塊中與所述數(shù)模轉(zhuǎn)換模塊的相連的輸出端中的最低位，m為所述數(shù)模轉(zhuǎn)換模塊中與所述計(jì)數(shù)模塊相連的輸入端中的最低位?？芍?，本發(fā)明中通過(guò)計(jì)數(shù)模塊對(duì)周期性脈沖信號(hào)進(jìn)行計(jì)數(shù)，數(shù)模轉(zhuǎn)換模塊將計(jì)數(shù)模塊的計(jì)數(shù)值轉(zhuǎn)換成模擬信號(hào)，即生成了階梯波信號(hào)，因此，該電路中并沒(méi)有使用二極管，避免了二極管因溫度的影響而產(chǎn)生的非線(xiàn)性失真，從而提高了生成的階梯波的精確性。
文檔編號(hào)H03K4/02GK103199824SQ201310073179
公開(kāi)日2013年7月10日 申請(qǐng)日期2013年3月7日 優(yōu)先權(quán)日2013年3月7日
發(fā)明者梁學(xué)軍 申請(qǐng)人:北京雪迪龍科技股份有限公司