專(zhuān)利名稱(chēng)：一種零電流檢測(cè)電路及電壓變換電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電路保護(hù)技術(shù),尤其涉及一種零電流檢測(cè)(Z⑶，Zero CurrentDetection)電路及電壓變換電路。
背景技術(shù)：
在電子設(shè)備中經(jīng)常會(huì)用到直流-直流(DC-DC)變換電路，典型的DC-DC變換電路有降壓(BUCK)電路、升壓(BOOST)電路等，所述BUCK電路如圖I所示，當(dāng)驅(qū)動(dòng)(Drive)信號(hào)為高電平時(shí)，PMOS Pl截止，作為續(xù)流管的匪OS NI導(dǎo)通，電感LI上的電流為0，開(kāi)關(guān)節(jié)點(diǎn)(Sff)為NMOS NI的漏極，SW的電壓變化能夠反應(yīng)出電感LI上的電流變化，此時(shí)，SW的電壓為0，觸發(fā)零電流檢測(cè)電路；所述BOOST電路如圖2所示，當(dāng)Drive信號(hào)為高電平時(shí)，PMOS P2截止，作為調(diào)整管的NMOS N2導(dǎo)通，電感L2上的電流為0，Sff為NMOS N2的漏極，Sff的電壓 變化能夠反應(yīng)出電感L2上的電流變化，此時(shí)，SW的電壓與BOOST電路輸出電壓相等，觸發(fā)零電流檢測(cè)電路。所述零電流檢測(cè)電路一般由比較器實(shí)現(xiàn)，如圖3所示，比較器Cl的正輸入端連接基準(zhǔn)電壓(Vref)和故作失調(diào)電壓(Voffset)，并在Voffset上并聯(lián)開(kāi)關(guān)S21，比較器Cl的負(fù)輸入端連接電容CS21、開(kāi)關(guān)S22和SW，并通過(guò)開(kāi)關(guān)S24連接輸出端，所述電容CS21的負(fù)極對(duì)地連接有開(kāi)關(guān)S23。當(dāng)零電流檢測(cè)電路進(jìn)入采樣狀態(tài)時(shí)，如圖4所示，所述開(kāi)關(guān)S21、開(kāi)關(guān)S22打開(kāi)，所述開(kāi)關(guān)S23、開(kāi)關(guān)S24閉合，電容CS21的電壓為Vref和Voffset之和；當(dāng)零電流檢測(cè)電路進(jìn)入比較狀態(tài)時(shí)，如圖5所示，所述開(kāi)關(guān)S21、開(kāi)關(guān)S22閉合，所述開(kāi)關(guān)S23、開(kāi)關(guān)S24打開(kāi)，在理論上，SW的電壓與電容CS21的電壓之和等于Vref時(shí)比較器Cl翻轉(zhuǎn)，輸出零電流檢測(cè)的使能信號(hào)，此時(shí)，Sff的電壓等于負(fù)的Voffset。在實(shí)際應(yīng)用中，零電流檢測(cè)電路具有工作延時(shí)(t-delay)，并將Voffset設(shè)置為一個(gè)常數(shù)，這樣，當(dāng)DC-DC變換電路的輸出電壓(Vout)變大時(shí)，在相同t-delay的時(shí)間內(nèi)，SW的電壓變化更大。雖然觸發(fā)零電流檢測(cè)電路開(kāi)始反應(yīng)的SW的電壓相同，但是經(jīng)過(guò)t-delay，即零電流檢測(cè)電路反應(yīng)結(jié)束時(shí)，SW電壓變的更大，反映出電感中的電流更大，從而降低了零電流檢測(cè)的精度。例如圖6、7分別為針對(duì)BUCK電路和BOOST電路的零電流檢測(cè)電路中SW的電壓與時(shí)間關(guān)系圖。對(duì)于BUCK結(jié)構(gòu)，輸出電壓Voutl大于輸出電壓Vout2，輸出電壓Voutl對(duì)應(yīng)的SW的電壓與時(shí)間關(guān)系曲線(xiàn)的斜率大于輸出電壓Vout2對(duì)應(yīng)的SW的電壓與時(shí)間關(guān)系曲線(xiàn)的斜率，Voff set設(shè)置為常數(shù)，在相同的t-delay的情況下，輸出電壓Voutl對(duì)應(yīng)的零電流檢測(cè)電路反應(yīng)結(jié)束(即檢測(cè)電路輸出電壓完成邏輯翻轉(zhuǎn))時(shí)的SW的電壓為VI，時(shí)間為T(mén)l，輸出電壓Vout2對(duì)應(yīng)的零電流檢測(cè)電路反應(yīng)結(jié)束時(shí)的SW的電壓為V2，時(shí)間為T(mén)2，可以看出，BUCK電路中，|V1-V2|較大，也就是說(shuō)零電流檢測(cè)電路反應(yīng)結(jié)束時(shí)的SW的電壓隨輸出電壓的變大而變的更大；B00ST電路中，Vl-Voutl比|V2-Vout2|大的多，也就是說(shuō)零電流檢測(cè)電路反應(yīng)結(jié)束時(shí)的SW的電壓與輸出電壓的差值，隨輸出電壓的變大而變的更大。
實(shí)用新型內(nèi)容為解決現(xiàn)有技術(shù)中的問(wèn)題，本實(shí)用新型的主要目的在于提供一種零電流檢測(cè)電路及電壓變換電路。為達(dá)到上述目的，本實(shí)用新型的技術(shù)方案是這樣實(shí)現(xiàn)的本實(shí)用新型提供的一種零電流檢測(cè)電路，該電路包括根據(jù)DC-DC變換電路的輸出電壓反饋補(bǔ)償電壓至檢測(cè)電路的補(bǔ)償電路；根據(jù)所述補(bǔ)償電壓動(dòng)態(tài)調(diào)整Vof f set，按照 調(diào)整后的Voffset對(duì)所述DC-DC變換電路進(jìn)行零電流檢測(cè)的檢測(cè)電路。本實(shí)用新型提供的一種電壓變換電路，該電路包括通過(guò)開(kāi)關(guān)器件對(duì)直流電壓降壓，產(chǎn)生輸出電壓的BUCK電路；根據(jù)所述輸出電壓動(dòng)態(tài)調(diào)整Voffset，按照調(diào)整后的Voffset對(duì)所述BUCK電路進(jìn)行零電流檢測(cè)的零電流檢測(cè)電路。本實(shí)用新型提供的一種電壓變換電路，該電路包括通過(guò)開(kāi)關(guān)器件對(duì)直流電壓升壓，產(chǎn)生輸出電壓的BOOST電路；根據(jù)所述輸出電壓動(dòng)態(tài)調(diào)整Voffset，按照調(diào)整后的Voffset對(duì)所述BOOST電路進(jìn)行零電流檢測(cè)的零電流檢測(cè)電路。本實(shí)用新型提供的一種零電流檢測(cè)電路及電壓變換電路，所述零電流檢測(cè)電路包括補(bǔ)償電路和檢測(cè)電路，所述補(bǔ)償電路根據(jù)DC-DC變換電路的輸出電壓反饋補(bǔ)償電壓至檢測(cè)電路；所述檢測(cè)電路根據(jù)所述補(bǔ)償電壓動(dòng)態(tài)調(diào)整Voffset，按照調(diào)整后的Voffset進(jìn)行零電流檢測(cè)；如此，觸發(fā)零電流檢測(cè)電路的SW的電壓會(huì)能夠隨著DC-DC變換電路的輸出電壓變化而變化，在零電流檢測(cè)電路的觸發(fā)延遲不變的條件下，有效提高零電流檢測(cè)的精準(zhǔn)度。
圖I為現(xiàn)有技術(shù)中BUCK電路的不意圖；圖2為現(xiàn)有技術(shù)中BOOST電路的示意圖；圖3為現(xiàn)有技術(shù)中零電流檢測(cè)電路的示意圖；圖4為圖3中零電流檢測(cè)電路采樣狀態(tài)的示意圖；圖5為圖3中零電流檢測(cè)電路比較狀態(tài)的示意圖；圖6為現(xiàn)有技術(shù)中針對(duì)BUCK電路的零電流檢測(cè)電路中SW的電壓與時(shí)間關(guān)系圖；圖7為現(xiàn)有技術(shù)中針對(duì)BOOST電路的零電流檢測(cè)電路中SW的電壓與時(shí)間關(guān)系圖；圖8為本實(shí)用新型實(shí)施例提供的一種零電流檢測(cè)電路的示意圖；圖9為本實(shí)用新型實(shí)施例中BUCK電路的零電流檢測(cè)電路不意圖；圖10為圖9中BUCK電路的零電流檢測(cè)電路中SW的電壓與時(shí)間關(guān)系圖；圖11為本實(shí)用新型實(shí)施例中BOOST電路的零電流檢測(cè)電路示意圖；圖12為圖11中BOOST電路的零電流檢測(cè)電路中SW的電壓與時(shí)間關(guān)系圖；圖13為本實(shí)用新型實(shí)施例提供的針對(duì)BUCK電路、工作在采樣狀態(tài)的零電流檢測(cè)電路不意圖；圖14為圖13中電流II、電流12、電流Ic的關(guān)系示意圖；圖15為本實(shí)用新型實(shí)施例提供的針對(duì)BUCK電路、工作在比較狀態(tài)的零電流檢測(cè)電路不意圖；圖16為本實(shí)用新型實(shí)施例提供的針對(duì)BUCK電路的零電流檢測(cè)電路的具體連接示意圖；圖17為本實(shí)用新型實(shí)施例提供的針對(duì)BOOST電路、工作在采樣狀態(tài)的零電流檢測(cè)電路不意圖；圖18為本實(shí)用新型實(shí)施例提供的針對(duì)BOOST電路、工作在比較狀態(tài)的零電流檢測(cè)電路不意圖；圖19為本實(shí)用新型實(shí)施例提供的一種電壓變換電路示意圖；圖20為本實(shí)用新型實(shí)施例提供的另一種電壓變換電路意圖。
具體實(shí)施方式在實(shí)際應(yīng)用中，故作失調(diào)電壓Voffset是隨著DC-DC變換電路的輸出電壓Vout變大而變大的，這樣，本實(shí)用新型的基本思想是補(bǔ)償電路根據(jù)DC-DC變換電路的輸出電壓反饋補(bǔ)償電壓至檢測(cè)電路；檢測(cè)電路根據(jù)所述補(bǔ)償電壓動(dòng)態(tài)調(diào)整Voffset，按照調(diào)整后的Voffset進(jìn)行零電流檢測(cè)。下面通過(guò)附圖及具體實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步的詳細(xì)說(shuō)明。本實(shí)用新型實(shí)現(xiàn)一種零電流檢測(cè)電路，如圖8所示，該電路包括補(bǔ)償電路、檢測(cè)電路，其中，補(bǔ)償電路，配置為根據(jù)DC-DC變換電路的輸出電壓反饋補(bǔ)償電壓至檢測(cè)電路；檢測(cè)電路，配置為根據(jù)所述補(bǔ)償電壓動(dòng)態(tài)調(diào)整Voffset，按照調(diào)整后的Voffset對(duì)所述DC-DC變換電路進(jìn)行零電流檢測(cè)。所述補(bǔ)償電路，具體配置為所述DC-DC變換電路為BUCK電路時(shí)，將BUCK電路的輸出電壓作為補(bǔ)償電壓反饋至檢測(cè)電路；如圖9所示，將BUCK電路的輸出電壓Vout反饋到檢測(cè)電路的Voffset，這樣，當(dāng)Vout變大時(shí),Voffset變大,在相同的t-delay的情況下,零電流檢測(cè)電路反應(yīng)結(jié)束時(shí)的SW的電壓變化很小。圖10為BUCK電路的零電流檢測(cè)電路中SW的電壓與時(shí)間關(guān)系圖，輸出電壓Voutl大于輸出電壓Vout2，輸出電壓Voutl對(duì)應(yīng)的SW的電壓與時(shí)間關(guān)系曲線(xiàn)的斜率大于輸出電壓Vout2對(duì)應(yīng)的SW的電壓與時(shí)間關(guān)系曲線(xiàn)的斜率，將輸出電壓Voutl和輸出電壓Vout2反饋到檢測(cè)電路的Voffset后，Voffsetl大于Voffset2,在相同的t-delay的情況下，輸出電壓Voutl對(duì)應(yīng)的觸發(fā)零電流檢測(cè)電路的SW的電壓為VI’，時(shí)間為T(mén)l’，輸出電壓Vout2對(duì)應(yīng)的觸發(fā)零電流檢測(cè)電路的SW的電壓為V2’，時(shí)間為T(mén)2’，可以看出，觸發(fā)零電流檢測(cè)電路的SW的電壓隨輸出電壓變化而產(chǎn)生變化，并在零電流檢測(cè)電路反應(yīng)結(jié)束時(shí)，SW的電壓變化Ivr -V2’ I較小，消除了輸出電壓變化對(duì)SW電壓變化斜率的影響。所述補(bǔ)償電路，具體配置為所述DC-DC變換電路為BOOST電路時(shí)，將BOOST電路的輸出電壓與輸入電壓的差值作為補(bǔ)償電壓反饋至檢測(cè)電路；如圖11所示，將BOOST電路的輸出電壓Vout與輸入電壓Vin的差值反饋到檢測(cè)電路的Voffset，這樣，當(dāng)Vout變大時(shí)，Voffset變大，觸發(fā)零電流檢測(cè)電路的SW的電壓變大，在相同的t-delay的情況下，零電流檢測(cè)電路反應(yīng)結(jié)束時(shí)的SW的電壓與輸出電壓Vout的差值變化很小。圖12為BOOST電路的零電流檢測(cè)電路中SW的電壓與時(shí)間關(guān)系圖，輸出電壓Voutl大于輸出電壓Vout2，輸出電壓Voutl對(duì)應(yīng)的SW的電壓與時(shí)間關(guān)系曲線(xiàn)的斜率大于輸出電壓Vout2對(duì)應(yīng)的SW的電壓與時(shí)間關(guān)系曲線(xiàn)的斜率，將輸出電壓Voutl與輸入電壓Vin的差值 和輸出電壓Vout2與輸入電壓Vin的差值反饋到檢測(cè)電路的Voffset后，Voffsetl大于Voffset2,在相同的t-delay的情況下,輸出電壓Voutl對(duì)應(yīng)的零電流檢測(cè)電路反應(yīng)結(jié)束時(shí)的SW的電壓為VI’，時(shí)間為T(mén)l’，輸出電壓Vout2對(duì)應(yīng)的零電流檢測(cè)電路反應(yīng)結(jié)束時(shí)的SW的電壓為V2’，時(shí)間為T(mén)2’，可以看出，觸發(fā)零電流檢測(cè)電路的SW的電壓與輸出電壓之差隨輸出電壓變化而變化，零電流檢測(cè)電路反應(yīng)結(jié)束時(shí)|V1，-Voutl與V2’ -Vout2之間的差值較小，消除了輸出電壓變化對(duì)SW電壓變化斜率的影響。圖13所示為針對(duì)BUCK電路、工作在采樣狀態(tài)的零電流檢測(cè)電路，該零電流檢測(cè)電路的補(bǔ)償電路包括PM0S P31、PMOS P32、PMOS P33、開(kāi)關(guān)S31、開(kāi)關(guān)S32、開(kāi)關(guān)S33、電流源Q3UNM0S N3UNM0S N32、電阻 R31、電阻 R32，其中，PMOS P3UPM0S P32 為共源共柵連接，源極均連接BUCK電路的輸入電壓Vin，PMOS P31的漏極與源極相連，并連接NMOS N31和NM0SN32的漏極；PM0S P32的漏極通過(guò)開(kāi)關(guān)S31連接Voffset ；PM0S P33的柵極連接NMOSN31的源極和NMOS N32的柵極，并連接BUCK電路的輸出電壓Vout，漏極接地，源極連接電流源Q31的負(fù)極和NMOS N31的柵極；NM0S N31的源極連接電阻R31 ；NM0S N32的源極連接電阻R32 ；電流源Q31的正極連接輸入電壓Vin ；電阻R31對(duì)地連接有開(kāi)關(guān)S32 ；電阻R32對(duì)地連接有開(kāi)關(guān)S33 ；該零電流檢測(cè)電路的檢測(cè)電路包括開(kāi)關(guān)S34、開(kāi)關(guān)S35、開(kāi)關(guān)S36、開(kāi)關(guān)S37、PM0SP34、PM0S P35、PM0S P36、NM0S N33、NM0S N34、NM0S N35、NM0S N36、電流源 Q32、電容 CS31，其中，開(kāi)關(guān)S34 —端連接SW，另一端連接電容CS31負(fù)極和開(kāi)關(guān)S35 ;開(kāi)關(guān)S35另一端接地；電容CS31正極連接PMOS P34和NMOS N33的柵極；PM0S P34的源極連接電流源Q32的負(fù)極，漏極與NMOS N33的漏極連接，并連接PMOS P35和NMOS N35的柵極；電流源Q32的正極連接輸入電壓Vin ；NM0S N33的源極連接補(bǔ)償電路和NMOSN34的漏極，并對(duì)地連接開(kāi)關(guān)S37，柵極和漏極之間連接開(kāi)關(guān)S36 ；NM0S N34的漏極電壓為Voffset，NMOS N34的源極接地，柵極接輸入電壓Vin ；PM0S P35和NMOS N35、PMOSP36和NMOS N36分別連接成兩個(gè)反相器，PMOS P36和NMOS N36的漏極為零電流檢測(cè)電路的輸出端。圖13所示的零電流檢測(cè)電路在工作時(shí)，開(kāi)關(guān)S31、開(kāi)關(guān)S32、開(kāi)關(guān)S33、開(kāi)關(guān)S35、開(kāi)關(guān)S36閉合，開(kāi)關(guān)S34、開(kāi)關(guān)S37打開(kāi)，輸出電壓Vout轉(zhuǎn)變?yōu)殡娮鑂31和電阻R32上的電流，電阻R31上的電流為II，電阻R32上的電流為12，PMOS P32漏極鏡像得到的電流Ic =11+12，Ic與NMOS N34的導(dǎo)通電阻Ron的乘積為補(bǔ)償電壓，所述補(bǔ)償電壓反饋到PMOS P32的漏極，調(diào)整Voffset，電容CS31充電后的電壓為調(diào)整后的Voffset加上PMOS P34、NMOSN33和電流源Q32構(gòu)成的反相器的翻轉(zhuǎn)電壓，調(diào)整后的Voffset為
Vλ31八32 y其中，IO為電流源Q32提供的電流；K為PMOS Ρ31和PMOS Ρ32構(gòu)成的電流鏡的電流鏡像比例；Vgsp為PMOS P33的源極-柵極電壓；Vgsnl為NM0SN31的柵極-源極電壓；Vgsn2為NMOS N32的柵極-源極電壓。[0053]在Voffset上還有Vref時(shí)，上述CS31充電后的電壓為調(diào)整后的Voffset加上Vref0在輸入電壓Vin = 5. 5V，輸出電壓Vout由04V變化到5V的過(guò)程中，所述電流II、電流12、電流Ic的關(guān)系如圖14所示，可以看出，當(dāng)輸出電壓Vout小于Vgsn2時(shí)，12 = 0，Ic=Il ;當(dāng)輸出電壓Vout大于輸入電壓Vin與Vgsp的差值時(shí)，電流Il不再隨輸出電壓Vout的增大而增大，但電流12隨輸出電壓Vout的增大而增大,對(duì)電流Ic進(jìn)行額外的電流補(bǔ)償。圖15所示為針對(duì)BUCK電路、工作在比較狀態(tài)的零電流檢測(cè)電路，該零電流檢測(cè)電路的結(jié)構(gòu)與圖13相同，區(qū)別在于工作時(shí)，開(kāi)關(guān)S31、開(kāi)關(guān)S32、開(kāi)關(guān)S33、開(kāi)關(guān)S35、開(kāi)關(guān)S36打開(kāi)，開(kāi)關(guān)S34、開(kāi)關(guān)S37閉合，當(dāng)SW的電壓等于負(fù)的調(diào)整后的Voffset時(shí)，PMOS P36和NMOSN36的漏極輸出高電平。圖16所示為針對(duì)BUCK電路的零電流檢測(cè)電路的具體連接，圖16所示零電流檢測(cè)電路的補(bǔ)償電路和檢測(cè)電路與圖13或圖15所示相同，其中，NMOS N37實(shí)現(xiàn)開(kāi)關(guān)S31，NMOS N38實(shí)現(xiàn)開(kāi)關(guān)S32，NM0S N39實(shí)現(xiàn)開(kāi)關(guān)S33，NMOS MO實(shí)現(xiàn)開(kāi)關(guān)S34，NMOS N41實(shí)現(xiàn)開(kāi)關(guān)S35，NMOS N42.NM0S N43、PM0S P37、PM0S P38 實(shí)現(xiàn)開(kāi)關(guān) S36，NM0S N44 實(shí)現(xiàn)開(kāi)關(guān) S37 ;并通過(guò)兩級(jí)反相器增強(qiáng)輸入電壓Vin，通過(guò)電流鏡結(jié)構(gòu)實(shí)現(xiàn)電流源Q31和電流源Q32。圖17所示為針對(duì)BOOST電路、工作在采樣狀態(tài)的零電流檢測(cè)電路，該零電流檢測(cè)電路的補(bǔ)償電路包括NM0S N5UNM0S N52.NM0S N53、開(kāi)關(guān)S51、開(kāi)關(guān)S52、開(kāi)關(guān)S53、電流源Q5UPM0S P5UPM0S P52、電阻 R51、電阻 R52，其中，NMOS N5UNM0S N52 為共源共柵連接，源極均接地，NMOS N51的漏極與柵極相連，并連接PMOS P51和PMOS P52的漏極；NM0S N52的漏極通過(guò)開(kāi)關(guān)S51連接Voffset ；NM0S N53的柵極連接PMOS P51的柵極和PMOS P52的源極，并連接BOOST電路的輸入電壓Vin，漏極連接BOOST電路的輸出電壓Vout，源極連接電流源Q51的正極和PMOS P52的柵極；PM0S P51的源極連接電阻R52 ；PM0S P52的源極連接電阻R51 ;電流源Q51的負(fù)極接地；電阻R51通過(guò)開(kāi)關(guān)S52連接輸出電壓Vout ;電阻R52通過(guò)開(kāi)關(guān)S53連接輸出電壓Vout ；該零電流檢測(cè)電路的檢測(cè)電路包括開(kāi)關(guān)S54、開(kāi)關(guān)S55、開(kāi)關(guān)S56、開(kāi)關(guān)S57、PM0SP53、PM0S P54、PM0S P55、PM0S P56、NM0S N54、NM0S N55、NM0S N56、電流源 Q52、電容 CS51，其中，開(kāi)關(guān)S54—端連接電源電壓VDD，另一端連接PMOS P53的漏極；PMOS P53的柵極接地，源極連接電源電壓VDD，漏極連接補(bǔ)償電路和PMOS P54的源極；開(kāi)關(guān)S55 —端連接SW，另一端連接電容CS51的負(fù)極，并通過(guò)開(kāi)關(guān)S57連接輸出電壓Vout ;電容CS51的正極連接PMOSP54和NMOS N54的柵極；PM0S P54的柵極和漏極之間連接開(kāi)關(guān)S56，源極連接補(bǔ)償電路，源極電壓為Voffset ；NM0S N54的漏極與PMOS P54的漏極連接，并連接PMOS P55和NMOS N55的柵極，源極連接電流源Q52的正極；電流源Q52的負(fù)極接地；PM0S P55和NMOS N55、PM0SP56和NMOS N56分別連接成兩個(gè)反相器，PMOS P56和NMOS N56的漏極為零電流檢測(cè)電路的輸出端；圖17所示的零電流檢測(cè)電路在工作時(shí)，開(kāi)關(guān)S51、開(kāi)關(guān)S52、開(kāi)關(guān)S53、開(kāi)關(guān)S56、開(kāi)關(guān)S57閉合，開(kāi)關(guān)S54、開(kāi)關(guān)S55打開(kāi)，輸出電壓Vout與輸入電壓Vin的差值轉(zhuǎn)變?yōu)殡娮鑂51和電阻R52上的電流，電阻R51上的電流為12，電阻R52上的電流為II，NMOS N52漏極鏡像得到的電流Ic = 11+12，Ic與PM0SP53的導(dǎo)通電阻的乘積為補(bǔ)償電壓，所述補(bǔ)償電壓反饋到PMOS P54的源極，調(diào)整Voffset，電容CS51充電后的電壓為BOOST電路的輸出電壓Vout減去調(diào)整后的Voffset再減去PMOS P54、NMOS N54和電流源Q52構(gòu)成的反相器的翻轉(zhuǎn)電壓。在Voffset上還有Vref時(shí)，上述CS51充電后的電壓為調(diào)整后的Voffset加上Vref0圖18所示為針對(duì)BOOST電路、工作在比較狀態(tài)的零電流檢測(cè)電路，該零電流檢測(cè)電路的結(jié)構(gòu)與圖17所示相同，區(qū)別在于工作時(shí)，開(kāi)關(guān)S51、開(kāi)關(guān)S52、開(kāi)關(guān)S53、開(kāi)關(guān)S56、開(kāi)關(guān)S57打開(kāi)，開(kāi)關(guān)S54、開(kāi)關(guān)S55閉合，當(dāng)SW的電壓等于BOOST電路的輸出電壓Vout加上調(diào)整后的Voffset時(shí)，PMOS P56和NMOS N56的漏極輸出高電平。本實(shí)用新型實(shí)施例還提供一種電壓變換電路，如圖19所示，該電路包括BUCK電路、零電流檢測(cè)電路；其中， BUCK電路，配置為通過(guò)開(kāi)關(guān)器件對(duì)直流電壓降壓，產(chǎn)生輸出電壓；零電流檢測(cè)電路，配置為根據(jù)所述輸出電壓動(dòng)態(tài)調(diào)整Voffset，按照調(diào)整后的Voffset對(duì)所述BUCK電路進(jìn)行零電流檢測(cè)。所述零電流檢測(cè)電路，如圖8所示，包括補(bǔ)償電路、檢測(cè)電路,其中，補(bǔ)償電路，配置為根據(jù)BUCK電路的輸出電壓反饋補(bǔ)償電壓至檢測(cè)電路；檢測(cè)電路，配置為根據(jù)所述補(bǔ)償電壓動(dòng)態(tài)調(diào)整Voffset，按照調(diào)整后的Voffset對(duì)所述BUCK電路進(jìn)行零電流檢測(cè)。圖13所示為針對(duì)BUCK電路、工作在采樣狀態(tài)的零電流檢測(cè)電路，所述補(bǔ)償電路包括PMOS P3UPM0S P32、PM0S P33、開(kāi)關(guān) S31、開(kāi)關(guān) S32、開(kāi)關(guān) S33、電流源 Q31、NM0S N3UNM0SN32、電阻R31、電阻R32，其中，PMOS P3UPM0S P32為共源共柵連接，源極均連接BUCK電路的輸入電壓Vin，PMOS P31的漏極與源極相連，并連接NMOS N31和NMOS N32的漏極；PM0SP32的漏極通過(guò)開(kāi)關(guān)S31連接Voffset ；PM0S P33的柵極連接NMOS N31的源極和NMOS N32的柵極，并連接BUCK電路的輸出電壓Vout，漏極接地，源極連接電流源Q31的負(fù)極和NMOSN31的柵極；NM0S N31的源極連接電阻R31 ；NM0S N32的源極連接電阻R32 ;電流源Q31的正極連接輸入電壓Vin ；電阻R31對(duì)地連接有開(kāi)關(guān)S32 ；電阻R32對(duì)地連接有開(kāi)關(guān)S33 ；所述檢測(cè)電路包括開(kāi)關(guān)S34、開(kāi)關(guān)S35、開(kāi)關(guān)S36、開(kāi)關(guān)S37、PM0S P34、PM0S P35、PMOS P36、NM0S N33、NM0S N34、NM0S N35、NM0S N36、電流源 Q32、電容 CS31，其中，開(kāi)關(guān) S34一端連接SW，另一端連接電容CS31負(fù)極和開(kāi)關(guān)S35 ;開(kāi)關(guān)S35另一端接地；電容CS31正極連接PMOS P34和NM0SN33的柵極；PM0S P34的源極連接電流源Q32的負(fù)極，漏極與NMOSN33的漏極連接，并連接PMOS P35和NMOS N35的柵極；電流源Q32的正極連接輸入電壓Vin ；NM0S N33的源極連接補(bǔ)償電路和NMOS N34的漏極，并對(duì)地連接開(kāi)關(guān)S37，柵極和漏極之間連接開(kāi)關(guān)S36 ；NM0S N34的漏極電壓為Voffset，NMOS N34的源極接地，柵極接輸入電壓Vin ；PM0S P35和NMOS N35、PM0S P36和NMOS N36分別連接成兩個(gè)反相器，PMOS P36和NMOS N36的漏極為零電流檢測(cè)電路的輸出端。圖13所示的零電流檢測(cè)電路在工作時(shí)，開(kāi)關(guān)S31、開(kāi)關(guān)S32、開(kāi)關(guān)S33、開(kāi)關(guān)S35、開(kāi)關(guān)S36閉合，開(kāi)關(guān)S34、開(kāi)關(guān)S37打開(kāi)，輸出電壓Vout轉(zhuǎn)變?yōu)殡娮鑂31和電阻R32上的電流，電阻R31上的電流為II，電阻R32上的電流為12，PMOS P32漏極鏡像得到的電流Ic =11+12，Ic與NMOS N34的導(dǎo)通電阻Ron的乘積為補(bǔ)償電壓，所述補(bǔ)償電壓反饋到PMOS P32的漏極，調(diào)整Voffset，電容CS31充電后的電壓為調(diào)整后的Voffset加上PMOS P34、NMOSN33和電流源Q32構(gòu)成的反相器的翻轉(zhuǎn)電壓，調(diào)整后的Voffset為
權(quán)利要求1.ー種零電流檢測(cè)電路，其特征在干，該電路包括 根據(jù)直流-直流(DC-DC)變換電路的輸出電壓反饋補(bǔ)償電壓至檢測(cè)電路的補(bǔ)償電路； 根據(jù)所述補(bǔ)償電壓動(dòng)態(tài)調(diào)整故作失調(diào)電壓(Voffset)，按照調(diào)整后的Voffset對(duì)所述DC-DC變換電路進(jìn)行零電流檢測(cè)的檢測(cè)電路。
2.根據(jù)權(quán)利要求I所述的零電流檢測(cè)電路，其特征在于，所述DC-DC變換電路為降壓(BUCK)電路，該零電流檢測(cè)電路包括^fBUCK電路的輸出電壓作為補(bǔ)償電壓反饋至檢測(cè)電路的補(bǔ)償電路。
3.根據(jù)權(quán)利要求2所述的零電流檢測(cè)電路，其特征在于，所述補(bǔ)償電路包括PM0S(P31)、PM0S(P32)、PM0S(P33)、開(kāi)關(guān)(S31)、開(kāi)關(guān)(S32)、開(kāi)關(guān)(S33)、電流源(Q31)、NM0S(N31)、NM0S(N32)、電阻(R31)、電阻(R32)，其中，PMOS(P31)、PM0S(P32)為共源共柵連接，源極均連接BUCK電路的輸入電壓Vin，PMOS (P31)的漏極與源極相連，并連接NMOS (N31)和NM0S(N32)的漏極；PM0S(P32)的漏極通過(guò)開(kāi)關(guān)(S31)連接Voffset ；PM0S (P33)的柵極連接NMOS (N31)的源極和NMOS (N32)的柵極，并連接BUCK電路的輸出電壓Vout，漏極接地，源極連接電流源(Q31)的負(fù)極和NM0S(N31)的柵極；NM0S(N31)的源極連接電阻(R31)；NMOS (N32)的源極連接電阻(R32);電流源(Q31)的正極連接輸入電壓Vin ;電阻(R31)對(duì)地連接有開(kāi)關(guān)(S32);電阻(R32)對(duì)地連接有開(kāi)關(guān)(S33)。
4.根據(jù)權(quán)利要求3所述的零電流檢測(cè)電路，其特征在于，所述檢測(cè)電路包括開(kāi)關(guān)(S34)、開(kāi)關(guān)(S35)、開(kāi)關(guān)(S36)、開(kāi)關(guān)(S37)、PMOS (P34)、PMOS (P35)、PMOS (P36)、NMOS (N33)、NMOS (N34)、NMOS (N35)、NMOS (N36)、電流源(Q32)、電容(CS31)，其中，開(kāi)關(guān)(S34) —端連接開(kāi)關(guān)節(jié)點(diǎn)(SW)，另一端連接電容(CS31)負(fù)極和開(kāi)關(guān)(S35);開(kāi)關(guān)(S35)另一端接地；電容(CS31)正極連接PM0S(P34)和NM0S(N33)的柵極；PM0S(P34)的源極連接電流源(Q32)的負(fù)極，漏極與NM0S(N33)的漏極連接，并連接PMOS (P35)和NM0S(N35)的柵極；電流源(Q32)的正極連接輸入電壓Vin ;NM0S(N33)的源極連接補(bǔ)償電路和NMOS (N34)的漏極，并對(duì)地連接開(kāi)關(guān)(S37)，柵極和漏極之間連接開(kāi)關(guān)(S36) ；NM0S (N34)的漏極電壓為Voffset，NMOS (N34)的源極接地，柵極接輸入電壓Vin ；PM0S (P35)和NMOS (N35)、PMOS (P36)和NMOS (N36)分別連接成兩個(gè)反相器，PMOS(P36)和NM0S(N36)的漏極為零電流檢測(cè)電路的輸出端。
5.根據(jù)權(quán)利要求4所述的零電流檢測(cè)電路，其特征在于，所述零電流檢測(cè)電路在進(jìn)入采樣狀態(tài)時(shí)，所述開(kāi)關(guān)(S31)、開(kāi)關(guān)(S32)、開(kāi)關(guān)(S33)、開(kāi)關(guān)(S35)、開(kāi)關(guān)(S36)閉合，開(kāi)關(guān)(S34)、開(kāi)關(guān)(S37)打開(kāi)。
6.根據(jù)權(quán)利要求5所述的零電流檢測(cè)電路，其特征在于，所述零電流檢測(cè)電路在進(jìn)入比較狀態(tài)時(shí)，所述開(kāi)關(guān)(S31)、開(kāi)關(guān)(S32)、開(kāi)關(guān)(S33)、開(kāi)關(guān)(S35)、開(kāi)關(guān)(S36)打開(kāi)，開(kāi)關(guān)(S34)、開(kāi)關(guān)(S37)閉合。
7.根據(jù)權(quán)利要求I所述的零電流檢測(cè)電路，其特征在于，所述DC-DC變換電路為BOOST電路，該零電流檢測(cè)電路包括JfBOOST電路的輸出電壓與輸入電壓的差值作為補(bǔ)償電壓反饋至檢測(cè)電路的補(bǔ)償電路。
8.根據(jù)權(quán)利要求7所述的零電流檢測(cè)電路，其特征在于，所述補(bǔ)償電路包括NM0S(N51)、NM0S(N52)、NM0S(N53)、開(kāi)關(guān)(S51)、開(kāi)關(guān)(S52)、開(kāi)關(guān)(S53)、電流源(Q51)、PM0S(P51)、PM0S(P52)、電阻(R51)、電阻(R52)，其中，NMOS (N51)、NMOS (N52)為共源共柵連接，源極均接地，NMOS (N51)的漏極與柵極相連，并連接PMOS (P51)和PM0S(P52)的漏極；NMOS(N52)的漏極通過(guò)開(kāi)關(guān)(S51)連接Voffset ；NM0S(N53)的柵極連接PMOS(P51)的柵極和PMOS (P52)的源極，并連接BOOST電路的輸入電壓Vin，漏極連接BOOST電路的輸出電壓Vout，源極連接電流源(Q51)的正極和PM0S(P52)的柵極；PMOS(P51)的源極連接電阻(R52) ；PM0S(P52)的源極連接電阻(R51);電流源(Q51)的負(fù)極接地；電阻(R51)通過(guò)開(kāi)關(guān)(S52)連接輸出電壓Vout ;電阻(R52)通過(guò)開(kāi)關(guān)(S53)連接輸出電壓Vout。
9.根據(jù)權(quán)利要求8所述的零電流檢測(cè)電路，其特征在干，所述檢測(cè)電路包括開(kāi)關(guān)(S54)、開(kāi)關(guān)(S55)、開(kāi)關(guān)(S56)、開(kāi)關(guān)(S57)、PM0S(P53)、PM0S(P54)、PM0S(P55)、PM0S(P56)、NMOS(N54)、NMOS(N55)、NMOS(N56)、電流源(Q52)、電容(CS51)，其中，開(kāi)關(guān)(S54) 一端連接電源電壓VDD，另一端連接PM0S(P53)的漏極；PM0S(P53)的柵極接地，源極連接電源電壓VDD，漏極連接補(bǔ)償電路和PM0S(P54)的源極；開(kāi)關(guān)(S55) —端連接SW，另一端連接電容(CS51)的負(fù)極，并通過(guò)開(kāi)關(guān)(S57)連接輸出電壓Vout ;電容(CS51)的正極連接PMOS (P54)和NM0S(N54)的柵極；PM0S(P54)的柵極和漏極之間連接開(kāi)關(guān)(S56)，源極連接補(bǔ)償電路，源極電壓為Voffset ；NM0S (N54)的漏極與PMOS (P54)的漏極連接，并連接PMOS (P55)和 NMOS(N55)的柵極，源極連接電流源(Q52)的正極；電流源(Q52)的負(fù)極接地；PM0S(P55)和NMOS (N55)、PMOS (P56)和 NM0S(N56)分別連接成兩個(gè)反相器，PMOS (P56)和 NM0S(N56)的漏極為零電流檢測(cè)電路的輸出端。
10.根據(jù)權(quán)利要求9所述的零電流檢測(cè)電路，其特征在于，所述零電流檢測(cè)電路在進(jìn)入采樣狀態(tài)時(shí)，所述開(kāi)關(guān)(S51)、開(kāi)關(guān)(S52)、開(kāi)關(guān)(S53)、開(kāi)關(guān)(S56)、開(kāi)關(guān)(S57)閉合，開(kāi)關(guān)(S54)、開(kāi)關(guān)(S55)打開(kāi)。
11.根據(jù)權(quán)利要求10所述的零電流檢測(cè)電路，其特征在于，所述零電流檢測(cè)電路在進(jìn)入比較狀態(tài)時(shí)，所述開(kāi)關(guān)(S51)、開(kāi)關(guān)(S52)、開(kāi)關(guān)(S53)、開(kāi)關(guān)(S56)、開(kāi)關(guān)(S57)打開(kāi)，開(kāi)關(guān)(S54)、開(kāi)關(guān)(S55)閉合。
12.—種電壓變換電路，其特征在干，該電路包括 通過(guò)開(kāi)關(guān)器件對(duì)直流電壓降壓，產(chǎn)生輸出電壓的BUCK電路； 根據(jù)所述輸出電壓動(dòng)態(tài)調(diào)整Voffset，按照調(diào)整后的Voffset對(duì)所述BUCK電路進(jìn)行零電流檢測(cè)的零電流檢測(cè)電路。
13.根據(jù)權(quán)利要求12所述的電壓變換電路，其特征在于，所述零電流檢測(cè)電路，包括 根據(jù)BUCK電路的輸出電壓反饋補(bǔ)償電壓至檢測(cè)電路的補(bǔ)償電路； 根據(jù)所述補(bǔ)償電壓動(dòng)態(tài)調(diào)整Voffset，按照調(diào)整后的Voffset對(duì)所述BUCK電路進(jìn)行零電流檢測(cè)的檢測(cè)電路。
14.根據(jù)權(quán)利要求13所述的電壓變換電路，其特征在于，所述補(bǔ)償電路包括PM0S(P31)、PM0S(P32)、PM0S(P33)、開(kāi)關(guān)(S31)、開(kāi)關(guān)(S32)、開(kāi)關(guān)(S33)、電流源(Q31)、NM0S(N31)、NM0S(N32)、電阻(R31)、電阻(R32)，其中，PMOS(P31)、PM0S(P32)為共源共柵連接，源極均連接BUCK電路的輸入電壓Vin，PM0S(P31)的漏極與源極相連，并連接NMOS (N31)和NM0S(N32)的漏極；PM0S(P32)的漏極通過(guò)開(kāi)關(guān)(S31)連接Voffset ；PM0S (P33)的柵極連接NMOS(N31)的源極和NMOS(N32)的柵極，并連接BUCK電路的輸出電壓Vout，漏極接地，源極連接電流源(Q31)的負(fù)極和NM0S(N31)的柵極；匪0S(N31)的源極連接電阻(R31)；NMOS(N32)的源極連接電阻(R32);電流源(Q31)的正極連接輸入電壓Vin ;電阻(R31)對(duì)地連接有開(kāi)關(guān)(S32);電阻(R32)對(duì)地連接有開(kāi)關(guān)(S33)。
15.根據(jù)權(quán)利要求14所述的電壓變換電路，其特征在于，所述檢測(cè)電路包括開(kāi)關(guān)(S34)、開(kāi)關(guān)(S35)、開(kāi)關(guān)(S36)、開(kāi)關(guān)(S37)、PMOS (P34)、PMOS (P35)、PMOS (P36)、NMOS (N33)、NMOS (N34)、NMOS (N35)、NMOS (N36)、電流源(Q32)、電容(CS31)，其中，開(kāi)關(guān)(S34) —端連接開(kāi)關(guān)節(jié)點(diǎn)(SW)，另一端連接電容(CS31)負(fù)極和開(kāi)關(guān)(S35);開(kāi)關(guān)(S35)另一端接地；電容(CS31)正極連接PM0S(P34)和NM0S(N33)的柵極；PM0S(P34)的源極連接電流源(Q32)的負(fù)極，漏極與NM0S(N33)的漏極連接，并連接PMOS (P35)和NM0S(N35)的柵極；電流源(Q32)的正極連接輸入電壓Vin ;NM0S(N33)的源極連接補(bǔ)償電路和NMOS (N34)的漏極，并對(duì)地連接開(kāi)關(guān)(S37)，柵極和漏極之間連接開(kāi)關(guān)(S36) ；NM0S (N34)的漏極電壓為Voffset，NMOS (N34)的源極接地，柵極接輸入電壓Vin ；PM0S (P35)和NMOS (N35)、PMOS (P36)和NMOS (N36)分別連接成兩個(gè)反相器，PMOS(P36)和NM0S(N36)的漏極為零電流檢測(cè)電路的輸出端。
16.ー種電壓變換電路，其特征在干，該電路包括 通過(guò)開(kāi)關(guān)器件對(duì)直流電壓升壓，產(chǎn)生輸出電壓的BOOST電路； 根據(jù)所述輸出電壓動(dòng)態(tài)調(diào)整Voffset，按照調(diào)整后的Voffset對(duì)所述BOOST電路進(jìn)行零電流檢測(cè)的零電流檢測(cè)電路。
17.根據(jù)權(quán)利要求16所述的電壓變換電路，其特征在于，所述零電流檢測(cè)電路包括 根據(jù)BOOST電路的輸出電壓反饋補(bǔ)償電壓至檢測(cè)電路的補(bǔ)償電路； 根據(jù)所述補(bǔ)償電壓動(dòng)態(tài)調(diào)整Voffset，按照調(diào)整后的Voffset對(duì)所述BOOST電路進(jìn)行零電流檢測(cè)的檢測(cè)電路。
18.根據(jù)權(quán)利要求17所述的電壓變換電路，其特征在于，所述補(bǔ)償電路包括NM0S(N51)、NM0S(N52)、NM0S(N53)、開(kāi)關(guān)(S51)、開(kāi)關(guān)(S52)、開(kāi)關(guān)(S53)、電流源(Q51)、PMOS (P51)、PMOS (P52)、電阻(R51)、電阻(R52)，其中，NMOS (N51)、NMOS (N52)為共源共柵連接，源極均接地，NMOS (N51)的漏極與柵極相連，并連接PMOS (P51)和PM0S(P52)的漏極；NMOS(N52)的漏極通過(guò)開(kāi)關(guān)(S51)連接Voffset ；NM0S(N53)的柵極連接PMOS(P51)的柵極和PMOS (P52)的源極，并連接BOOST電路的輸入電壓Vin，漏極連接BOOST電路的輸出電壓Vout，源極連接電流源(Q51)的正極和PM0S(P52)的柵極；PMOS(P51)的源極連接電阻(R52) ；PM0S(P52)的源極連接電阻(R51);電流源(Q51)的負(fù)極接地；電阻(R51)通過(guò)開(kāi)關(guān)(S52)連接輸出電壓Vout ;電阻(R52)通過(guò)開(kāi)關(guān)(S53)連接輸出電壓Vout。
19.根據(jù)權(quán)利要求18所述的電壓變換電路，其特征在于，所述檢測(cè)電路包括開(kāi)關(guān)(S54)、開(kāi)關(guān)(S55)、開(kāi)關(guān)(S56)、開(kāi)關(guān)(S57)、PMOS (P53)、PMOS (P54)、PMOS (P55)、PMOS (P56)、NMOS(N54)、NMOS(N55)、NMOS(N56)、電流源(Q52)、電容(CS51)，其中，開(kāi)關(guān)(S54) 一端連接電源電壓VDD，另一端連接PM0S(P53)的漏極；PM0S(P53)的柵極接地，源極連接電源電壓VDD，漏極連接補(bǔ)償電路和PM0S(P54)的源極；開(kāi)關(guān)(S55) —端連接SW，另一端連接電容(CS51)的負(fù)極，并通過(guò)開(kāi)關(guān)(S57)連接輸出電壓Vout ;電容(CS51)的正極連接PMOS (P54)和NM0S(N54)的柵極；PM0S(P54)的柵極和漏極之間連接開(kāi)關(guān)(S56)，源極連接補(bǔ)償電路，源極電壓為Voffset ；NM0S(N54)的漏極與PMOS(P54)的漏極連接，并連接PMOS(P55)和NMOS(N55)的柵極，源極連接電流源(Q52)的正極；電流源(Q52)的負(fù)極接地；PM0S(P55)和NMOS (N55)、PMOS (P56)和 NM0S(N56)分別連接成兩個(gè)反相器，PMOS (P56)和 NM0S(N56)的漏極為零電流檢測(cè)電路的輸出端。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種零電流檢測(cè)電路，包括補(bǔ)償電路和檢測(cè)電路，所述補(bǔ)償電路根據(jù)直流-直流(DC-DC)變換電路的輸出電壓反饋補(bǔ)償電壓至檢測(cè)電路；所述檢測(cè)電路根據(jù)所述補(bǔ)償電壓動(dòng)態(tài)調(diào)整故作失調(diào)電壓(Voffset)，按照調(diào)整后的Voffset進(jìn)行零電流檢測(cè)；本實(shí)用新型同時(shí)還公開(kāi)了一種電壓變換電路，通過(guò)本實(shí)用新型的方案，觸發(fā)零電流檢測(cè)電路的開(kāi)關(guān)節(jié)點(diǎn)(SW)的電壓能夠隨著DC-DC變換電路的輸出電壓變化而變化，在零電流檢測(cè)電路的觸發(fā)延遲不變的條件下，有效提高零電流檢測(cè)的精準(zhǔn)度。
文檔編號(hào)G01R19/175GK202649298SQ20122023606
公開(kāi)日2013年1月2日 申請(qǐng)日期2012年5月19日 優(yōu)先權(quán)日2012年5月19日
發(fā)明者李茂旭, 李 東 申請(qǐng)人:快捷半導(dǎo)體(蘇州)有限公司