一種動態(tài)鏈路調(diào)整方法和鏈路管理設備的制作方法

專利名稱：一種動態(tài)鏈路調(diào)整方法和鏈路管理設備的制作方法
技術(shù)領域：
本發(fā)明實施例涉及網(wǎng)絡通訊傳輸中的動態(tài)鏈路調(diào)整方法和鏈路管理設備。
背景技術(shù)：
隨著3G業(yè)務、寬帶業(yè)務等業(yè)務的發(fā)展，網(wǎng)絡帶寬的需求持續(xù)增加，導致設備與設備之間以及芯片與芯片間的接口處理帶寬需求也在不斷提高，很多情況下接口的帶寬需求已經(jīng)超過lOOGbps。在這種情況下，目前常用的的高速串行鏈路SerDes單條鏈路即使已經(jīng)超過IOGbps的帶寬，也無法滿足需求。當前常用的解決方案是采用多條SerDes (Serializer and Deserializer,并串轉(zhuǎn)化和串并轉(zhuǎn)化)鏈路并行的傳輸數(shù)據(jù)，比如要達到IOOGbps帶寬，就采用10條IOGbps的SerDes鏈路來并行的傳輸數(shù)據(jù)?？墒牵S著業(yè)務的不斷發(fā)展，預先配制好的SerDes鏈路仍然面臨著挑戰(zhàn)，這就需要網(wǎng)絡設備間能夠進
行SerDes鏈路的動態(tài)調(diào)控，即在需求帶寬增大時開啟鏈路。在動態(tài)調(diào)整時，為了保證通訊傳輸?shù)臏蚀_，需要根據(jù)預先設置的協(xié)議內(nèi)容對鏈路進行同步、對齊等一系列的操作，可是這些操作都需要耗費比較多的時間，帶來了較大的網(wǎng)絡延遲。

發(fā)明內(nèi)容
本發(fā)明提供一種一種鏈路調(diào)整方法，包括發(fā)送側(cè)向接收側(cè)發(fā)送鏈路信息；所述接收側(cè)根據(jù)所述鏈路信息開啟要增設的SerDes鏈路；所述發(fā)送側(cè)通過所述增設的SerDes鏈路按照短元幀周期向所述接收側(cè)發(fā)送填充數(shù)據(jù)，并在所述填充數(shù)據(jù)中加入同步字；所述接收側(cè)按照短元幀周期在增設的SerDes鏈路中搜索所述同步字，并根據(jù)所述同步字確認所述增設的SerDes鏈路是否同步；當所述接收側(cè)確認所述增設的SerDes鏈路已經(jīng)同步時，所述接收側(cè)向所述發(fā)送側(cè)反饋所述增設的鏈路已經(jīng)同步的響應；所述發(fā)送側(cè)向原SerDes鏈路和所述增設的SerDes鏈路中插入對齊字,所述接收側(cè)根據(jù)所述對齊字將所述增設的SerDes鏈路中的數(shù)據(jù)的讀取周期從短元幀周期切換為長元幀周期，并將所述增設的SerDes鏈路的數(shù)據(jù)與所述原SerDes鏈路的數(shù)據(jù)對齊；所述發(fā)送側(cè)通過所述增設的SerDes鏈路按照長元幀周期向所述接收側(cè)發(fā)送業(yè)務數(shù)據(jù)。本發(fā)明還提供一種發(fā)送側(cè)芯片。所述發(fā)送側(cè)芯片包括一處理器，用于獲得并執(zhí)行下述指令通過原SerDes鏈路按照長元幀周期向接收側(cè)芯片發(fā)送業(yè)務數(shù)據(jù)；確定要增加SerDes鏈路；通過所述原SerDes鏈路向所述接收側(cè)芯片發(fā)送鏈路信息，所述鏈路信息用于通知所述接收側(cè)芯片要增設的SerDes鏈路的信息；通過所述增設的SerDes鏈路按照短元幀周期向所述接收側(cè)芯片發(fā)送填充數(shù)據(jù)，并且在所述填充數(shù)據(jù)中加入同步字，以便接收側(cè)芯片對增設的SerDes鏈路進行同步；接收所述接收側(cè)芯片反饋的所述增設的SerDes鏈路已經(jīng)同步的反饋，向所述原SerDes鏈路和所述增設的SerDes鏈路中插入對齊字，以便接收側(cè)芯片對原SerDes鏈路和增設的SerDes鏈路進行對齊；通過所述原SerDes鏈路和所述增設的SerDes鏈路按照長元巾貞周期向所述接收側(cè)芯片發(fā)送業(yè)務數(shù)據(jù)。本發(fā)明還提供一種接收側(cè)芯片。所述接收側(cè)芯片包括一處理器，用于獲得并執(zhí)行下述指令接收發(fā)送側(cè)芯片發(fā)送的鏈路信息，根據(jù)所述鏈路信息開啟要增設的SerDes鏈路；·按照短元幀周期從所述增設的SerDes鏈路中接收填充數(shù)據(jù)，獲得所述同步字，并根據(jù)所述同步字判斷所述增設的SerDes鏈路是否已經(jīng)同步，當判斷所述增設的SerDes鏈路已經(jīng)同步時，向所述發(fā)送側(cè)芯片進行反饋；從所述增設的SerDes鏈路和所述原SerDes鏈路中讀取發(fā)送側(cè)芯片插入的對齊字，將增設的SerDes鏈路中的數(shù)據(jù)的讀取周期從短元幀周期切換為長元幀周期，并根據(jù)所述對齊字將所述增設的SerDes鏈路的數(shù)據(jù)與所述原SerDes鏈路的數(shù)據(jù)對齊；向所述發(fā)送側(cè)芯片反饋所述增設的SerDes鏈路和所述原SerDes鏈路已經(jīng)對齊，通過所述增設的SerDes鏈路和所述原SerDes鏈路接收業(yè)務數(shù)據(jù)。采用本發(fā)明的實時方式，在增設的SerDes鏈路進行同步操作時，采用的是短元幀周期，因此可以縮短增設的SerDes鏈路從開始同步到正式發(fā)送業(yè)務數(shù)據(jù)所需要的時間。


為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I所示為本發(fā)明實施例所提供的鏈路調(diào)整方法的示意圖。圖2所示為應用了本發(fā)明實施例提供的發(fā)送側(cè)芯片和接收側(cè)芯片的通訊系統(tǒng)的示意圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。請參照圖1，圖I所示為本發(fā)明實施例所提供的鏈路調(diào)整方法的示意圖。在本發(fā)明實施例中，所述鏈路調(diào)整方法包括步驟101 :發(fā)送側(cè)向接收側(cè)發(fā)送鏈路信息，接收側(cè)根據(jù)所述鏈路信息確定要增設的SerDes鏈路；在本發(fā)明實施例中，發(fā)送側(cè)和接收側(cè)可以為通過Interlaken接口實現(xiàn)互聯(lián)的兩個芯片。在具體實施例中，所述鏈路信息可以為需要的SerDes鏈路的總條數(shù)。發(fā)送側(cè)通過在原SerDes鏈路中傳輸?shù)目刂谱种胁迦胄枰腟erDes鏈路的總條數(shù)。接收側(cè)將所述需要的SerDes鏈路的總條數(shù)與原SerDes鏈路的條數(shù)進行比較,如果需要的SerDes鏈路的總條數(shù)大于原SerDes鏈路的條數(shù)，則接收側(cè)判斷要增加相應的SerDes鏈路，并且按照預設的規(guī)貝U，，確定增設的SerDes鏈路對應的接口。當然，如果需要的SerDes鏈路的總條數(shù)小于原SerDes鏈路的條數(shù),則說明要減少相應的SerDes鏈路。步驟102 :所述接收側(cè)根據(jù)所述要增設的鏈路的信息開啟所述增設的SerDes鏈路；在本發(fā)明實施例中，假設在發(fā)送側(cè)和接收側(cè)之間原有N條原SerDes鏈路(如圖原 SerDes鏈路1_N)，發(fā)送側(cè)向接收側(cè)發(fā)鏈路增設信息，表示要增加M條增設的SerDes鏈路(如圖新鏈路1-M)。當接收側(cè)接所述鏈路增設信息后，就會開啟所述M條新鏈路的接口。步驟103 :發(fā)送側(cè)通過所述增設的SerDes鏈路按照短元幀周期向接收側(cè)發(fā)送填充數(shù)據(jù)，并且在所述填充數(shù)據(jù)中加入同步字。在發(fā)送側(cè)通過所述增設的SerDes鏈路向發(fā)送側(cè)發(fā)送填充數(shù)據(jù)的同時，發(fā)送側(cè)仍然在通過N條原SerDes鏈路向接收側(cè)發(fā)送有效的業(yè)務數(shù)據(jù)。在本發(fā)明實施例中，發(fā)送側(cè)通過所述N條原SerDes鏈路向接收側(cè)發(fā)送業(yè)務數(shù)據(jù)格式可以參照Interlaken協(xié)議的規(guī)定，發(fā)送側(cè)在通過所述N條原SerDes鏈路向所述接收側(cè)發(fā)送所述業(yè)務數(shù)據(jù)的同時，也要按照向所述N條原SerDes鏈路中插入同步字，以維持原SerDes鏈路的同步。這里需要注意的是，根據(jù)Interlaken協(xié)議的要求，原SerDes鏈路的業(yè)務數(shù)據(jù)的發(fā)送均是按照長元幀周期進行的。在本發(fā)明實施例中，所述長元幀周期和短元幀周期是彼此間的相對概念，僅用以表示短元幀周期的周期長度要短于長元幀周期的周期長度。在實際應用中，長元幀周期的具體長度可以根據(jù)Interlaken等協(xié)議的要求進行設置。而增設的SerDes鏈路中由于采用了小于所述長元幀周期的短元幀周期。在本發(fā)明實施例中，所述長元幀周期可以為按照Interlaken協(xié)議的要求設定為2048字，短元幀周期則為8個字，其中，每個字的長度為67bit?？梢栽诮邮諅?cè)設定，當發(fā)送側(cè)提出要增設SerDes鏈路時,接收側(cè)在增設的SerDes鏈路接收數(shù)據(jù)的初始元幀周期即為所述短元幀周期。步驟104 :接收側(cè)在所述增設的SerDes鏈路中搜索填充數(shù)據(jù)的字頭，當連續(xù)地在搜索到字頭時，則對所述增設的SerDes鏈路中的字頭進行鎖定。填充數(shù)據(jù)與業(yè)務數(shù)據(jù)的格式相同，長度固定，均包括字頭、負載等部分，并且字頭部分中均包括預先設置好的特征字符串，在本發(fā)明實施例中，當在連續(xù)搜索到字頭時，則說明所述增設的SerDes鏈路中未出現(xiàn)數(shù)據(jù)異常，此時，就可以按照所述短元幀長度對增設的SerDes鏈路中的填充數(shù)據(jù)的字頭進行鎖定，這樣就可以根據(jù)字頭確認增設的SerDes鏈路中的數(shù)據(jù)的功能字(比如說同步字)的位置。在本發(fā)明實施例中，所述的對所述增設的SerDes鏈路中的字頭進行鎖定是指根據(jù)已經(jīng)搜索到的字頭和短元幀周期長度確定增設的SerDes鏈路中的每一元幀的填充數(shù)據(jù)的字頭位置。步驟105 :接收側(cè)根據(jù)所述字頭，按照短元幀周期在在增設的SerDes鏈路中搜索所述同步字，如果在預定間隔中連續(xù)搜索到同步字，則說明所述增設SerDes鏈路已經(jīng)實現(xiàn)同步，接收側(cè)向發(fā)送側(cè)反饋增設的鏈路已經(jīng)同步的響應；如果在預定間隔中始終沒有連續(xù)地搜索到同步字，則所述增設的SerDes鏈路同步失敗，重新執(zhí)行步驟103。在本發(fā)明實施例中，所述在預定間隔中連續(xù)搜索到同步字是指在預定時間或者元幀數(shù)量的范圍下，按照預先設定的次數(shù)要求連續(xù)的搜索到同步字。該預先設定的次數(shù)可以為2次或者2次以上的多次。步驟106 :發(fā)送側(cè)收到接收側(cè)反饋的所有增設的鏈路已經(jīng)同步的指示后，向原SerDes鏈路和增設的SerDes鏈路中插入對齊字，接收側(cè)根據(jù)所述對齊字首先將增設的SerDes鏈路中的數(shù)據(jù)的讀取周期從短元幀周期切換為長元幀周期，然后將增設的SerDes鏈路的數(shù)據(jù)與原SerDes鏈路的數(shù)據(jù)對齊；·
此時，原SerDes鏈路仍然在進行正常的業(yè)務數(shù)據(jù)的發(fā)送，插入原SerDes鏈路的對齊字實際上是插入在業(yè)務數(shù)據(jù)的控制字中。步驟107 :當接收側(cè)將增設的SerDes鏈路的數(shù)據(jù)與原SerDes鏈路的數(shù)據(jù)對齊之后，發(fā)送側(cè)通過所述增設的SerDes鏈路按照長元幀周期向接收側(cè)發(fā)送業(yè)務數(shù)據(jù)。本發(fā)明提供的實施方式與現(xiàn)有的各種接口協(xié)議相兼容。在增設的SerDes鏈路進行同步操作時，采用的是短元幀周期，因此可以縮短增設的SerDes鏈路從開始同步到正式發(fā)送業(yè)務數(shù)據(jù)所需要的時間。并且，在增設SerDes鏈路時，增設的SerDes鏈路的同步和對齊都不會影響到原SerDes鏈路的業(yè)務數(shù)據(jù)的正常發(fā)送。在步驟106中，由于接收側(cè)將“連續(xù)接收到預設數(shù)量個對齊字”作為后將增設的SerDes鏈路中的數(shù)據(jù)接收的元幀周期從短元幀周期切換為長元幀周期的信號，因此為了縮短這一過程，發(fā)送側(cè)在發(fā)送所述對齊字的過程中可以先以較短周期連續(xù)發(fā)送數(shù)個對齊字，以使得接收側(cè)能夠更快的連續(xù)接收到預設數(shù)量個對齊字，從而更快的完成從“短元幀周期”至IJ“長元幀周期”的切換，待這一切換完成后，再以正常的對齊字發(fā)送周期發(fā)送對齊字，以使得接收側(cè)將增設的SerDes鏈路與原SerDes鏈路對齊。當然，為了加快對齊進程，對齊字發(fā)送周期越短越好，但是由于每個元幀周期中都要發(fā)送固定長度的控制字，對齊字的發(fā)送周期不能少于4個字。上文所述的是動態(tài)增加SerDes鏈路的實現(xiàn)方案，當需要動態(tài)減少SerDes鏈路時，由于各SerDes鏈路本身已經(jīng)處于同步和對齊狀態(tài)，只需要在待關閉的SerDes鏈路中再插入填充字，只要發(fā)送側(cè)完成業(yè)務數(shù)據(jù)僅通過保留的SerDes鏈路來發(fā)送這一動作，就可以完成SerDes鏈路的動態(tài)關閉。需要注意的是，本發(fā)明方案不僅僅適用于遵從Interlaken接口協(xié)議的兩端芯片，只要是使用多條SerDes鏈路進行數(shù)據(jù)并行傳輸?shù)膱鼍岸伎梢詰茫热鏟CI-E協(xié)議、Infiniband接口協(xié)議等。請參照圖2，圖2所示為本發(fā)明實施例提供的通訊系統(tǒng)的示意圖。所述通訊系統(tǒng)包括基于Interlaker接口協(xié)議進行通訊的發(fā)送側(cè)芯片201和接收側(cè)芯片202，所述發(fā)送側(cè)芯片201和接收側(cè)芯片202中均包括處理器，用于協(xié)作執(zhí)行上述鏈路調(diào)整方法。具體的，所述發(fā)送側(cè)芯片201中的處理器2012用于獲得并執(zhí)行以下指令
通過原SerDes鏈路按照長元幀周期向接收側(cè)芯片發(fā)送業(yè)務數(shù)據(jù)；確定要增加SerDes鏈路；通過原SerDes鏈路向接收側(cè)芯片發(fā)送鏈路信息，所述鏈路信息用于通知接收側(cè)芯片要增設的SerDes鏈路的信息；通過所述增設的SerDes鏈路按照短元幀周期向接收側(cè)發(fā)送填充數(shù)據(jù)，并且在所述填充數(shù)據(jù)中加入同步字，以便接收側(cè)芯片對增設的SerDes鏈路進行同步；接收接收側(cè)芯片反饋的增設的SerDes鏈路已經(jīng)同步的反饋,然后向原SerDes鏈路和增設的SerDes鏈路中插入對齊字，以便接收側(cè)芯片對原SerDes鏈路和增設的SerDes鏈路進行對齊；當接收側(cè)芯片已經(jīng)完成原SerDes鏈路與增設的SerDes鏈路的對齊，通過原 SerDes鏈路和增設的SerDes鏈路按照長元幀周期向接收側(cè)芯片發(fā)送業(yè)務數(shù)據(jù)。所述接收側(cè)芯片202中的處理器2022，用于獲得并執(zhí)行下述指令接收發(fā)送側(cè)芯片發(fā)送的鏈路信息，根據(jù)所述鏈路信息開啟要增設的SerDes鏈路；按照短元幀周期從所述增設的SerDes鏈路中接收填充數(shù)據(jù)，并且搜索填充數(shù)據(jù)的字頭，當連續(xù)地搜索到字頭時，則對所述增設的SerDes鏈路中的字頭進行鎖定；根據(jù)所述增設的SerDes鏈路中的字頭，在增設的SerDes鏈路中搜索發(fā)送側(cè)芯片插入的同步字，如果在預定間隔中連續(xù)搜索到所述同步字，則向發(fā)送側(cè)反饋所述增設的鏈路已經(jīng)同步的響應；從增設的SerDes鏈路和原SerDes鏈路中讀取發(fā)送側(cè)芯片插入的對齊字，將增設的SerDes鏈路中的數(shù)據(jù)的讀取周期從短元幀周期切換為長元幀周期，然后將增設的SerDes鏈路的數(shù)據(jù)與原SerDes鏈路的數(shù)據(jù)對齊；向發(fā)送側(cè)芯片反饋增設的SerDes鏈路和原SerDes鏈路已經(jīng)對齊,通過增設的SerDes鏈路和原SerDes鏈路接收業(yè)務數(shù)據(jù)。采用本發(fā)明實施例提供的鏈路調(diào)整方法，發(fā)送側(cè)芯片和接收側(cè)芯片，由于SerDes鏈路的同步是以短元幀周期進行的，因為同步效率更高。除此之外，需要注意的是，采用本發(fā)明實施例提供的鏈路調(diào)整方法，以及發(fā)送側(cè)芯片和接收側(cè)芯片，業(yè)務數(shù)據(jù)的發(fā)送不會受到新增的SerDes鏈路的影響而中斷。需要注意的是，本發(fā)明方案不僅僅適用于遵從Interlaken接口協(xié)議的兩端芯片，只要是使用多條SerDes鏈路進行數(shù)據(jù)并行傳輸?shù)膱鼍岸伎梢詰茫热鏟CI-E協(xié)議、Inf iniband接口協(xié)議
坐寸ο以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應以所述權(quán)利要求的保護范圍為準。
權(quán)利要求
1.ー種鏈路調(diào)整方法，其特征在于，包括 發(fā)送側(cè)向接收側(cè)發(fā)送鏈路信息； 所述接收側(cè)根據(jù)所述鏈路信息開啟要增設的SerDes鏈路； 所述發(fā)送側(cè)通過所述增設的SerDes鏈路按照短元幀周期向所述接收側(cè)發(fā)送填充數(shù)據(jù)，并在所述填充數(shù)據(jù)中加入同步字； 所述接收側(cè)按照短元幀周期在增設的SerDes鏈路中捜索所述同步字，井根據(jù)所述同步字確認所述增設的SerDes鏈路是否同步； 當所述接收側(cè)確認所述增設的SerDes鏈路已經(jīng)同步時，所述接收側(cè)向所述發(fā)送側(cè)反饋所述增設的鏈路已經(jīng)同步的響應； 所述發(fā)送側(cè)向原SerDes鏈路和所述增設的SerDes鏈路中插入對齊字,所述接收側(cè)根據(jù)所述對齊字將所述增設的SerDes鏈路中的數(shù)據(jù)的讀取周期從短元幀周期切換為長元幀周期，并將所述增設的SerDes鏈路的數(shù)據(jù)與所述原SerDes鏈路的數(shù)據(jù)對齊； 所述發(fā)送側(cè)通過所述增設的SerDes鏈路按照長元幀周期向所述接收側(cè)發(fā)送業(yè)務數(shù)據(jù)。
2.如權(quán)利要求I所述的鏈路調(diào)整方法，其特征在于，所述發(fā)送側(cè)通過所述增設的SerDes鏈路按照短元幀周期向所述接收側(cè)發(fā)送填充數(shù)據(jù)，并在所述填充數(shù)據(jù)中加入同步字包括 所述發(fā)送側(cè)將所述同步字插入所述填充數(shù)據(jù)的控制字中。
3.如權(quán)利要求I所述的鏈路調(diào)整方法，其特征在于，所述接收側(cè)按照短元幀周期在增設的SerDes鏈路中搜索所述同步字包括 所述接收側(cè)對所述增設的SerDes鏈路中的字頭進行鎖定； 接收側(cè)根據(jù)所述SerDes鏈路中的字頭，按照短元幀周期在增設的SerDes鏈路中捜索所述同步字。
4.如權(quán)利要求I所述的鏈路調(diào)整方法，其特征在于，所述鏈路信息為當前需要的SerDes鏈路的總條數(shù)， 所述接收側(cè)根據(jù)所述鏈路信息開啟要增設的SerDes鏈路包括 所述接收側(cè)將所述當前需要的SerDes鏈路的總條數(shù)與實際應用的SerDes鏈路的條數(shù)進行對比，當所述當前需要的SerDes鏈路的總條數(shù)大于所述實際應用的SerDes鏈路的條數(shù)，則判斷需要增加相應的SerDes鏈路。
5.一種發(fā)送側(cè)芯片，其特征在于，所述發(fā)送側(cè)芯片包括ー處理器，用于獲得并執(zhí)行下述指令 通過原SerDes鏈路按照長元幀周期向接收側(cè)芯片發(fā)送業(yè)務數(shù)據(jù)； 確定要増加SerDes鏈路； 通過所述原SerDes鏈路向所述接收側(cè)芯片發(fā)送鏈路信息，所述鏈路信息用于通知所述接收側(cè)芯片要增設的SerDes鏈路的信息； 通過所述增設的SerDes鏈路按照短元幀周期向所述接收側(cè)芯片發(fā)送填充數(shù)據(jù)，并且在所述填充數(shù)據(jù)中加入同步字，以便接收側(cè)芯片對增設的SerDes鏈路進行同步； 接收所述接收側(cè)芯片反饋的所述增設的SerDes鏈路已經(jīng)同步的反饋，向所述原SerDes鏈路和所述增設的SerDes鏈路中插入對齊字，以便接收側(cè)芯片對原SerDes鏈路和增設的SerDes鏈路進行對齊； 通過所述原SerDes鏈路和所述增設的SerDes鏈路按照長元幀周期向所述接收側(cè)芯片發(fā)送業(yè)務數(shù)據(jù)。
6.如權(quán)利要求5所述的發(fā)送側(cè)芯片，其特征在于，所述鏈路信息為當前需要的SerDes鏈路的總條數(shù)。
7.如權(quán)利要求5所述的發(fā)送側(cè)芯片，其特征在與，所述通過所述增設的SerDes鏈路按照短元幀周期向所述接收側(cè)發(fā)送填充數(shù)據(jù)，并在所述填充數(shù)據(jù)中加入同步字包括 所述發(fā)送側(cè)將所述同步字插入所述填充數(shù)據(jù)的控制字中。
8.一種接收側(cè)芯片，其特征在于，包括ー處理器，用于獲得并執(zhí)行下述指令 接收發(fā)送側(cè)芯片發(fā)送的鏈路信息，根據(jù)所述鏈路信息開啟要增設的SerDes鏈路； 按照短元幀周期從所述增設的SerDes鏈路中接收填充數(shù)據(jù)，獲得所述同步字，并根據(jù)所述同步字判斷所述增設的SerDes鏈路是否已經(jīng)同歩，當判斷所述增設的SerDes鏈路已經(jīng)同步吋，向所述發(fā)送側(cè)芯片進行反饋； 從所述增設的SerDes鏈路和所述原SerDes鏈路中讀取發(fā)送側(cè)芯片插入的對齊字，將增設的SerDes鏈路中的數(shù)據(jù)的讀取周期從短元幀周期切換為長元幀周期，并根據(jù)所述對齊字將所述增設的SerDes鏈路的數(shù)據(jù)與所述原SerDes鏈路的數(shù)據(jù)對齊； 向所述發(fā)送側(cè)芯片反饋所述增設的SerDes鏈路和所述原SerDes鏈路已經(jīng)對齊,通過所述增設的SerDes鏈路和所述原SerDes鏈路接收業(yè)務數(shù)據(jù)。
9.如權(quán)利要求8所述的接收側(cè)芯片，其特征在于，所述接收側(cè)按照短元幀周期在增設的SerDes鏈路中搜索所述同步字包括 所述接收側(cè)對所述增設的SerDes鏈路中的字頭進行鎖定； 接收側(cè)根據(jù)所述SerDes鏈路中的字頭，按照短元幀周期在增設的SerDes鏈路中捜索所述同步字。
10.如權(quán)利要求8所述的接收側(cè)芯片，其特征在于，所述鏈路信息為當前需要的SerDes鏈路的總條數(shù)， 所述接收側(cè)根據(jù)所述鏈路信息開啟要增設的SerDes鏈路包括 所述接收側(cè)將所述當前需要的SerDes鏈路的總條數(shù)與實際應用的SerDes鏈路的條數(shù)進行對比，當所述當前需要的SerDes鏈路的總條數(shù)大于所述實際應用的SerDes鏈路的條數(shù)，則判斷需要增加相應的SerDes鏈路。
全文摘要
本發(fā)明提供一種接收側(cè)芯片，包括一處理器，用于獲得并執(zhí)行下述指令接收發(fā)送側(cè)芯片發(fā)送的鏈路信息，根據(jù)所述鏈路信息開啟要增設的SerDes鏈路；按照短元幀周期從所述增設的SerDes鏈路中接收填充數(shù)據(jù)，獲得所述同步字，并根據(jù)所述同步字判斷所述增設的SerDes鏈路是否已經(jīng)同步；將增設的SerDes鏈路中的數(shù)據(jù)的讀取周期從短元幀周期切換為長元幀周期，并將所述增設的SerDes鏈路的數(shù)據(jù)與所述原SerDes鏈路的數(shù)據(jù)對齊；通過所述增設的SerDes鏈路和所述原SerDes鏈路接收業(yè)務數(shù)據(jù)。采用本發(fā)明的實時方式，當需要增設SerDes鏈路時，增設的SerDes鏈路的同步和對齊都不會影響到原SerDes鏈路的業(yè)務數(shù)據(jù)的正常發(fā)送。由于同步操作時，采用的是短元幀周期，因此可以縮短鏈路調(diào)整的時間。
文檔編號H04W56/00GK102821458SQ20121028656
公開日2012年12月12日 申請日期2012年8月13日 優(yōu)先權(quán)日2012年8月13日
發(fā)明者史永杰, 林濤, 徐雙武, 張艷喜 申請人:華為技術(shù)有限公司