專利名稱：低功耗數(shù)字域累加cmos-tdi圖像傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)模混合集成電路設(shè)計領(lǐng)域，特別涉及降低數(shù)字域累加CMOS-TDI圖像傳感器功耗的方法，具體講涉及低功耗數(shù)字域累加CMOS-TDI圖像傳感器。
背景技術(shù)：
圖像傳感器可將鏡頭獲得的光信號轉(zhuǎn)換成易于存儲、傳輸和處理的電學(xué)信號。圖像傳感器按照工作方式可以分為面陣型和線陣型。面陣型圖像傳感器的工作原理是以呈ニ 維面陣排布的像素陣列對物體進(jìn)行拍攝以獲取ニ維圖像信息，而線陣型圖像傳感器的工作原理是以呈一維線陣排布的像素陣列通過對物體掃描拍攝的方式來獲取ニ維圖像信息，其中線陣型圖像傳感器的工作方式參考圖I。線陣型圖像傳感器以其特殊的工作方式被廣泛應(yīng)用在航拍、空間成像、機器視覺和醫(yī)療成像等眾多領(lǐng)域。但是由于在線陣型圖像傳感器的像素曝光期間物體始終在移動，因此像素的曝光時間嚴(yán)重受限于線陣型圖像傳感器相對被拍攝物體的移動速度，尤其在高速運動低照度應(yīng)用環(huán)境下(例如空間成像)線陣型圖像傳感器的信噪比(Signal to Noise Ratio, SNR)會變得非常低。為解決SNR低的問題，有人提出了時間延時積分(Time Delay Integration,TDI)技術(shù),其能夠增加線陣圖像傳感器的 SNR和靈敏度，它以其特殊的掃描方式，通過對同一目標(biāo)進(jìn)行多次曝光，實現(xiàn)很高的SNR和靈敏度，因此特別適用于高速運動低照度的環(huán)境下。TDI的基本原理是使用面陣排布的像素陣列以線陣掃描的方式工作，進(jìn)而可實現(xiàn)不同行的像素對移動中的同一物體進(jìn)行多次曝光，并將每次曝光結(jié)果進(jìn)行累加，等效延長了像素對物體的曝光積分時間，因此可以大幅提升SNR和靈敏度。TDI技術(shù)最早是通過電荷稱合器件(Charge Coupled Device,CO))圖像傳感器實現(xiàn)的，CCD圖像傳感器也是實現(xiàn)TDI技術(shù)的理想器件，它能夠?qū)崿F(xiàn)無噪聲的信號累加。目前 TDI技術(shù)多應(yīng)用在CXD圖像傳感器中，普遍采用的CXD-TDI圖像傳感器的結(jié)構(gòu)類似一個長方形的面陣C⑶圖像傳感器，但是其以線掃的方式工作，如圖2所示，CXD-TDI圖像傳感器的エ 作過程如下n級CXD-TDI圖像傳感器一共有n行像素，某一列上的第一行像素在第一個曝光周期內(nèi)收集到的電荷并不直接輸出，而是與同列第二個像素在第二個曝光周期內(nèi)收集到的電荷相加，以此類推CCD-TDI圖像傳感器最后一行(第n行)的像素收集到的電荷與前面n-1次收集到的電荷累加后再按照普通線陣CCD器件的輸出方式進(jìn)行讀出。在CCD-TDI 圖像傳感器中，輸出信號的幅度是n個像素積分電荷的累加，即相當(dāng)于ー個像素n倍曝光周期內(nèi)所收集到的電荷，輸出信號幅度擴大了 n倍而噪聲的幅度只擴大了ム倍，因此信噪比可以提高ふ倍。但是由于CCD圖像傳感器存在功耗大集成度低等缺點，目前其在各個領(lǐng)域的應(yīng)用都在逐漸被CMOS (Complementary Metal Oxide Semiconductor,互補金屬氧化物半導(dǎo)體) 圖像傳感器所替代。在現(xiàn)有技術(shù)中，有人提出通過在CMOS圖像傳感器內(nèi)部集成模擬信號累加器的方法來實現(xiàn)TDI技木，即像素輸出的模擬信號先進(jìn)入模擬信號累加器中完成對相同曝光信號的累加，然后將完成累加的模擬信號送入ADC進(jìn)行量化輸出。但是通過累加模擬信號的方式實現(xiàn)CMOS-TDI圖像傳感器會消耗較大功耗和較大的芯片面積，而且模擬信號加法器本身也會在模擬信號累加過程中引入較大噪聲，因此很難實現(xiàn)較高的TDI級數(shù)。而通過數(shù)字域信號累加完成CMOS-TDI圖像傳感器就會大幅縮減芯片功耗和面積的開銷并且容易實現(xiàn)較高的TDI級數(shù)，數(shù)字域信號累加是先將像素輸出的信號送入ADC經(jīng)行量化然后將量化后的數(shù)字信號送入數(shù)字域累加器中完成相同曝光信號的累加，最后將完成累加的信號直接輸出。但是在現(xiàn)有技術(shù)中要實現(xiàn)較高行頻的數(shù)字域累加的CMOS-TDI圖像傳感器需要轉(zhuǎn)換速率較高的ADC，因此在實現(xiàn)高行頻時很難降低CMOS-TDI圖像傳感器的功耗。
發(fā)明內(nèi)容
本發(fā)明旨在解決克服現(xiàn)有技術(shù)的不足，提供一種不降低CMOS-TDI圖像傳感器行頻的基礎(chǔ)上可以降低ADC的轉(zhuǎn)換速率，進(jìn)而降低傳感器的功耗，為達(dá)到上述目的，本發(fā)明采取的技術(shù)方案是，低功耗數(shù)字域累加CMOS-TDI圖像傳感器，包括n+k行Xm列的像素陣列、列并行信號預(yù)處理電路、列并行逐次逼近型模數(shù)轉(zhuǎn)換器、列并行數(shù)字域累加器、列并行除法器、時序控制電路和輸出移位寄存器，此外還包括在列并行數(shù)字域累加器中再增加 n+k+1個粗量化存儲單元，用于存儲粗量化結(jié)果；n次細(xì)量化結(jié)果的存儲單元；將n次細(xì)量化的結(jié)果進(jìn)行累加后輸出即完成n級TDI信號累加。所述粗量化存儲單元、n次細(xì)量化結(jié)果的存儲單元及累加裝置進(jìn)一步具體為由數(shù)字加法器、多路選通器、存儲器A陣列、另一存儲器B陣列、單向總線I、雙向總線2、雙向總線3、雙向總線4和單向總線5組成，其中存儲器A用于存儲細(xì)量化結(jié)果，另一存儲器B用于存儲粗量化結(jié)果；逐次逼近型模數(shù)轉(zhuǎn)換器的輸出端通過單向總線I連接到數(shù)字加法器的輸入端，數(shù)字加法器的輸出端和另一輸入端通過雙向總線2連接到多路選通器，多路選通器的通路B與另一存儲器B陣列通過雙向總線3連接，多路選通器的通路A與存儲器A陣列通過雙向總線4連接，存儲器B陣列再通過單向總線5與逐次逼近型模數(shù)轉(zhuǎn)換器中的數(shù)模轉(zhuǎn)換器相連接。所述粗量化存儲單元、n次細(xì)量化結(jié)果的存儲單元及累加裝置進(jìn)一步連接、時序控制關(guān)系為圖像傳感器共有原始n行像素和新增加的k行像素，開始工作后添加的k行像素預(yù)先對出現(xiàn)的物體A進(jìn)行了 k次曝光，第Pl行像素的輸出結(jié)果經(jīng)過列并行逐次逼近型模數(shù)轉(zhuǎn)換器粗量化后存入數(shù)字累加器中存儲器B中，假設(shè)存入第n個存儲器，即存儲器Bn ;然后第P2行像素對相同物體A的曝光結(jié)果經(jīng)過逐次逼近型模數(shù)轉(zhuǎn)換器粗量化后的數(shù)字信號通過總線I送入數(shù)字加法器的輸入端，存儲器Bn中的數(shù)據(jù)經(jīng)過總線3和多路選通器再經(jīng)過總線2送入數(shù)字加法器的另一輸入端，最后數(shù)字加法器的輸出結(jié)果通過總線2、多路選通器、 總線3再送回到存儲器Bn中，以此類推直到前k行像素輸出的信號均累加后存儲在存儲器 Bn中；在逐次逼近型模數(shù)轉(zhuǎn)換器細(xì)量化階段，當(dāng)?shù)贗行像素完成物體A的曝光后，其輸出的信號送入逐次逼近型模數(shù)轉(zhuǎn)換器的比較器的正輸入端，同時將存儲器Bn中的數(shù)據(jù)除以k取平均后經(jīng)過總線5送入到逐次逼近型模數(shù)轉(zhuǎn)換器中的數(shù)模轉(zhuǎn)換器中，使逐次逼近型模數(shù)轉(zhuǎn)換器在粗量化結(jié)果的基礎(chǔ)上繼續(xù)對輸入模擬信號進(jìn)行逐次逼近以完成細(xì)量化的過程，最終逐次逼近型模數(shù)轉(zhuǎn)換器的輸出結(jié)果即是對當(dāng)前曝光信號的完整量化，量化的結(jié)果存儲在存儲器An中，以此類推，當(dāng)存儲器An中的信號完成n次累加后進(jìn)行輸出；累加器的輸出結(jié)果送入到除法器中以還原信號位寬，最后通過移位寄存器將所有列的信號串行輸出。
本發(fā)明的技術(shù)特點及效果在原像素陣列的基礎(chǔ)上再額外增加k行像素，通過SAR ADC為這k行像素對相同物體A的曝光結(jié)果進(jìn)行k次粗量化，對k次粗量化結(jié)果除以k進(jìn)行平均以降低粗量化出錯的風(fēng)險。對于X位的SAR ADC需要逐次逼近X次完成量化，將SAR ADC的x次逼近操作分成只有x/2次逼近操作的粗量化過程和只有x/2次逼近操作的細(xì)量化過程。當(dāng)原始像素陣列開始對物體A曝光后，其像素輸出信號的量化可以在粗量化的基礎(chǔ)上繼續(xù)量化。因此SAR ADC每次對像素輸出信號的量化過程由原來的X次逼近變?yōu)閤/2次逼近，所以在保持量化時間不變的情況下可以將SAR ADC的轉(zhuǎn)換速率降低為原來的1/2，進(jìn)而可以降低整體芯片的功耗。
圖I是現(xiàn)有技術(shù)提供的線陣圖像傳感器的工作模式示意圖。圖2是現(xiàn)有技術(shù)提供的CXD-TDI圖像傳感器的工作原理示意圖。圖3是本發(fā)明提供的CMOS-TDI圖像傳感器電路架構(gòu)圖。圖4是本發(fā)明提供的數(shù)字域累加器的架構(gòu)圖。圖5是本發(fā)明提供的SAR ADC的工作過程示意圖。
具體實施例方式在n行m列像素陣列的基礎(chǔ)上再增加k行(Pl Pk)預(yù)處理像素，新增加的k行預(yù)處理像素位于原像素陣列迎著物體移動的方向，傳感器架構(gòu)可參考圖3。所述的數(shù)字域累加CMOS-TDI圖像傳感器主要包括n+k行Xm列的像素陣列、列并行信號預(yù)處理電路(⑶S& 信號放大)、列并行SAR ADC(逐次逼近型ADC)、列并行數(shù)字域累加器、列并行除法器、時序控制電路和輸出移位寄存器。在現(xiàn)有技術(shù)中，有人使用過采樣的方法實現(xiàn)CMOS-TDI圖像傳感器對相同物體曝光的同步性，所述的數(shù)字域累加CMOS-TDI圖像傳感器同樣采用過采樣率為(n+k+lV(n+k)的滾筒式曝光以實現(xiàn)増加k行像素后仍能保證不同行像素對相同物體曝光的同步性。所謂過采樣率為(n+k+l)/(n+k)的滾筒式曝光即在ー個曝光周期內(nèi)從第I 行像素到第n+k行像素逐次開始曝光后第I行再増加一次曝光開始，這樣在一個曝光周期內(nèi)n+k行像素會輸出n+k+1個數(shù)據(jù)，因此數(shù)字域累加器中需要n+k+1級存儲単元，為簡化存儲單元的控制時序，對同一物體的曝光結(jié)果的粗細(xì)量化結(jié)果分別存儲在同級的粗細(xì)存儲單元中，因此分別需要n+k+1級粗量化和細(xì)量化存儲單元。TDI圖像傳感器的特點是相同物體會逐次通過圖像傳感器的每一行像素進(jìn)行曝光，因此對同一物體曝光后輸出的信號會重復(fù)多次出現(xiàn)，最后將這些信號進(jìn)行累加即可提升圖像傳感器的SNR。因為這些信號都是對相同物體的曝光結(jié)果，所以在電壓幅值上可以認(rèn)為這些信號都近似相等，而這些信號的微小差別是由噪聲引起的。因此新增加的k行像素可以對相同物體額外增加k次曝光輸出，這樣可以通過現(xiàn)有技術(shù)提供的SAR ADC (逐次逼近型ADC)先對這k個曝光輸出信號進(jìn)行k次粗量化，然后取k次粗量化的平局值作為粗量化的結(jié)果以降低粗量化出錯的風(fēng)險，然后當(dāng)原像素陣列開始曝光后可以在粗量化的基礎(chǔ)上再進(jìn)行n次細(xì)量化，將n次細(xì)量化的結(jié)果進(jìn)行累加后輸出即可完成n級TDI信號累加。如果使用的SAR ADC的位數(shù)為X位，對于現(xiàn)有技術(shù)其需要逐次逼近X次才能完成對輸入信號的X位量化；如果使用本發(fā)明提出的量化方法可設(shè)粗量化階段逐次逼近χ/2次，然后細(xì)量化階段再逐次逼近χ/2次，因此對于同樣的讀出時間SAR ADC的逐次逼近的次數(shù)可以降低為原來的一半，因此在保持讀出時間不變的情況下可以將SAR ADC的轉(zhuǎn)換速率降低為原來的O. 5倍。因為SAR ADC每次逼近的結(jié)果都可以通過數(shù)字信號存儲和還原，所以SAR ADC的粗量化結(jié)果可以很容易的通過數(shù)字存儲器進(jìn)行保存，因此在數(shù)字域累加器中再增加n+k+1 個粗量化存儲單元。本發(fā)明提出的SAR ADC和數(shù)字累加器的結(jié)構(gòu)參考圖4，其主要由SAR ADC、數(shù)字加法器、多路選通器、存儲器A陣列(Al Αη+k+l)、存儲器B陣列(BI Βη+k+l)、 單向總線I、雙向總線2、雙向總線3、雙向總線4和單向總線5組成，其中存儲器A用于存儲細(xì)量化結(jié)果，存儲器B用于存儲粗量化結(jié)果。SAR ADC的輸出端通過單向總線I連接到數(shù)字加法器的輸入端，數(shù)字加法器的輸出端和另一輸入端通過雙向總線2連接到多路選通器，多路選通器的通路B與存儲器B陣列通過雙向總線3連接，多路選通器的通路A與存儲器A陣列通過雙向總線4連接，存儲器B陣列再通過單向總線5與SAR ADC中的DAC相連接。其具體工作過程如下圖像傳感器開始工作后添加的k行像素(Pl Pk)預(yù)先對出現(xiàn)的物體A進(jìn)行了 k次曝光，第Pl行像素的輸出結(jié)果經(jīng)過列并行SAR ADC粗量化后存入數(shù)字累加器中存儲器B中(假設(shè)存入第η個存儲器，即存儲器Bn);然后第Ρ2行像素對相同物體 A的曝光結(jié)果經(jīng)過SARADC粗量化后的數(shù)字信號通過總線I送入數(shù)字加法器的輸入端，存儲器Bn中的數(shù)據(jù)經(jīng)過總線3和多路選通器再經(jīng)過總線2送入數(shù)字加法器的另一輸入端，最后數(shù)字加法器的輸出結(jié)果通過總線2、多路選通器、總線3再送回到存儲器Bn中，以此類推直到前k行像素輸出的信號均累加后存儲在存儲器Bn中；在SAR ADC細(xì)量化階段，當(dāng)?shù)贗行像素完成物體A的曝光后,其輸出的信號送入SAR ADC的比較器的正輸入端，同時將存儲器 Bn中的數(shù)據(jù)除以k取平均后經(jīng)過總線5送入到SAR ADC中的DAC中，使SAR ADC在粗量化結(jié)果的基礎(chǔ)上繼續(xù)對輸入模擬信號進(jìn)行逐次逼近以完成細(xì)量化的過程，最終SAR ADC的輸出結(jié)果即是對當(dāng)前曝光信號的完整量化，量化的結(jié)果存儲在存儲器An中，以此類推，當(dāng)存儲器An中的信號完成η次累加后進(jìn)行輸出。累加器的輸出結(jié)果送入到除法器中以還原信號位寬，最后通過移位寄存器將所有列的信號串行輸出。為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清晰，下面將結(jié)合實例給出本發(fā)明實施方式的具體描述。首先以一個6位滿量程為Vref的SAR ADC為例說明其粗細(xì)量化的過程， 量化過程參考圖5，在粗量化階段逐次逼近三次，然后將粗量化結(jié)果進(jìn)行存儲，進(jìn)入細(xì)量化階段后SARADC在粗量化結(jié)果的基礎(chǔ)上再逐次逼近四次即完成了對輸入信號的6位精度量化，因此SARADC的細(xì)量化時間就可以降低為約原量化時間的一半。下面結(jié)合一個CMOS-TDI圖像傳感器的實例來對本發(fā)明作進(jìn)一步的描述像素陣列大小為128行X 1024列的CMOS-TDI圖像傳感器，像素大小15 μ mX 15 μ m，如果采用雙邊讀出(即在版圖Layout的布局上，像素陣列上下兩側(cè)各放置512個讀出電路)每列讀出電路可用的Layout寬度為30 μ m。其中列并行ADC采用10位的SAR ADC0要實現(xiàn)128級累加時達(dá)到8K的行頻，如果采用現(xiàn)有技術(shù)提供的工作方式，傳感器需要轉(zhuǎn)換率為IMHz的SAR ADC,即在I μ s的時間內(nèi)要逐次逼近10次，每次逼近需要IOOns時間。采用本發(fā)明提供的方式如果粗細(xì)量化均設(shè)定為5位，則同樣實現(xiàn)8Κ行頻時SAR ADC在I μ s的時間內(nèi)只需逐次逼近5次，每次逼近變?yōu)?00ns，因此可將SAR ADC的轉(zhuǎn)換速率由原來的IMHz降低為500KHz。 因此可以將SAR ADC的功耗降低約為原來的1/2。
權(quán)利要求
1.一種低功耗數(shù)字域累加CMOS-TDI圖像傳感器，包括n+k行Xm列的像素陣列、列并行信號預(yù)處理電路、列并行逐次逼近型模數(shù)轉(zhuǎn)換器、列并行數(shù)字域累加器、列并行除法器、時序控制電路和輸出移位寄存器，其特征是，還包括在列并行數(shù)字域累加器中再增加 η+k+l個粗量化存儲單元，用于存儲粗量化結(jié)果；n次細(xì)量化結(jié)果的存儲單元；將η次細(xì)量化的結(jié)果進(jìn)行累加后輸出即完成η級TDI信號累加。
2.如權(quán)利要求I所述的傳感器，其特征是，所述粗量化存儲單元、η次細(xì)量化結(jié)果的存儲單元及累加裝置進(jìn)一步具體為由數(shù)字加法器、多路選通器、存儲器A陣列、另一存儲器B 陣列、單向總線I、雙向總線2、雙向總線3、雙向總線4和單向總線5組成，其中存儲器A用于存儲細(xì)量化結(jié)果，另一存儲器B用于存儲粗量化結(jié)果；逐次逼近型模數(shù)轉(zhuǎn)換器的輸出端通過單向總線I連接到數(shù)字加法器的輸入端，數(shù)字加法器的輸出端和另一輸入端通過雙向總線2連接到多路選通器，多路選通器的通路B與另一存儲器B陣列通過雙向總線3連接， 多路選通器的通路A與存儲器A陣列通過雙向總線4連接，存儲器B陣列再通過單向總線 5與逐次逼近型模數(shù)轉(zhuǎn)換器中的數(shù)模轉(zhuǎn)換器相連接。
3.如權(quán)利要求2所述的傳感器，其特征是，所述粗量化存儲單元、η次細(xì)量化結(jié)果的存儲單元及累加裝置進(jìn)一步連接、時序控制關(guān)系為圖像傳感器共有原始η行像素和新增加的k行像素，開始工作后添加的k行像素預(yù)先對出現(xiàn)的物體A進(jìn)行了 k次曝光，第Pl行像素的輸出結(jié)果經(jīng)過列并行逐次逼近型模數(shù)轉(zhuǎn)換器粗量化后存入數(shù)字累加器中存儲器B中， 假設(shè)存入第η個存儲器，即存儲器Bn ;然后第Ρ2行像素對相同物體A的曝光結(jié)果經(jīng)過逐次逼近型模數(shù)轉(zhuǎn)換器粗量化后的數(shù)字信號通過總線I送入數(shù)字加法器的輸入端，存儲器Bn中的數(shù)據(jù)經(jīng)過總線3和多路選通器再經(jīng)過總線2送入數(shù)字加法器的另一輸入端，最后數(shù)字加法器的輸出結(jié)果通過總線2、多路選通器、總線3再送回到存儲器Bn中，以此類推直到前k 行像素輸出的信號均累加后存儲在存儲器Bn中；在逐次逼近型模數(shù)轉(zhuǎn)換器細(xì)量化階段，當(dāng)?shù)贗行像素完成物體A的曝光后，其輸出的信號送入逐次逼近型模數(shù)轉(zhuǎn)換器的比較器的正輸入端，同時將存儲器Bn中的數(shù)據(jù)除以k取平均后經(jīng)過總線5送入到逐次逼近型模數(shù)轉(zhuǎn)換器中的數(shù)模轉(zhuǎn)換器中，使逐次逼近型模數(shù)轉(zhuǎn)換器在粗量化結(jié)果的基礎(chǔ)上繼續(xù)對輸入模擬信號進(jìn)行逐次逼近以完成細(xì)量化的過程，最終逐次逼近型模數(shù)轉(zhuǎn)換器的輸出結(jié)果即是對當(dāng)前曝光信號的完整量化，量化的結(jié)果存儲在存儲器An中，以此類推，當(dāng)存儲器An中的信號完成η次累加后進(jìn)行輸出；累加器的輸出結(jié)果送入到除法器中以還原信號位寬，最后通過移位寄存器將所有列的信號串行輸出。
全文摘要
本發(fā)明涉及數(shù)?；旌霞呻娐吩O(shè)計領(lǐng)域。為提供一種不降低CMOS-TDI圖像傳感器行頻的基礎(chǔ)上可以降低ADC的轉(zhuǎn)換速率，進(jìn)而降低傳感器的功耗，為達(dá)到上述目的，本發(fā)明采取的技術(shù)方案是，低功耗數(shù)字域累加CMOS-TDI圖像傳感器，包括n+k行×m列的像素陣列、列并行信號預(yù)處理電路、列并行逐次逼近型模數(shù)轉(zhuǎn)換器、列并行數(shù)字域累加器、列并行除法器、時序控制電路和輸出移位寄存器，此外還包括在列并行數(shù)字域累加器中再增加n+k+1個粗量化存儲單元，用于存儲粗量化結(jié)果；n次細(xì)量化結(jié)果的存儲單元；將n次細(xì)量化的結(jié)果進(jìn)行累加后輸出即完成n級TDI信號累加。本發(fā)明主要應(yīng)用于數(shù)模混合集成電路設(shè)計。
文檔編號H04N5/3745GK102595066SQ20121005472
公開日2012年7月18日 申請日期2012年3月5日 優(yōu)先權(quán)日2012年3月5日
發(fā)明者史再峰, 姚素英, 徐江濤, 聶凱明, 高岑, 高靜 申請人:天津大學(xué)