一種軌到軌的自適應(yīng)快速響應(yīng)緩沖器電路的制作方法

本發(fā)明涉及一種軌到軌的自適應(yīng)快速響應(yīng)緩沖器電路，屬于集成電路技術(shù)領(lǐng)域。

背景技術(shù)：

在所有的電子設(shè)備和產(chǎn)品中，都離不開電源管理芯片。低壓差線性穩(wěn)壓器(LDO)便是電源管理芯片的重要模塊之一，它能夠產(chǎn)生并且維持一個(gè)精確穩(wěn)定的不隨輸入電壓、負(fù)載環(huán)境以及工作條件變化的輸出電壓，常用于滿足各類處理器和專用集成電路(ASIC)供電需求。然而隨著半導(dǎo)體工藝技術(shù)的不斷升級，芯片的集成度越來越高，器件的功能更多、運(yùn)行速度更快、工作電流變化更劇烈，特別是SOC中許多功能與時(shí)鐘具有同時(shí)性，會導(dǎo)致在很短的時(shí)間內(nèi)器件工作電流非常劇烈(電流由mA級變化到A級)，驅(qū)動LDO能夠提供更大的供電電流、更高響應(yīng)速度、更嚴(yán)格的電壓反饋精度以及更高的效率性能。

LDO若要提供較高負(fù)載電流，其輸出功率管必須足夠大，在能提供安培級的電流的LDO中，其輸出功率管的往往面積超過50％以上，導(dǎo)致其柵極會呈現(xiàn)很大的寄生電容，當(dāng)負(fù)載劇烈變化時(shí)，緩沖器對輸出功率管的柵極迅速充放電，通過柵極電壓對輸出功率管進(jìn)行調(diào)整，以實(shí)現(xiàn)穩(wěn)壓輸出。圖1(a)和圖1(b)所示為傳統(tǒng)的源跟隨的緩沖器結(jié)構(gòu)，采用PMOS管或NMOS管通過源極對輸出功率管的柵極進(jìn)行緩沖充電或放電。這種電路結(jié)構(gòu)存在一些缺點(diǎn)：(1)采用PMOS管或NMOS管，其輸入范圍無法實(shí)現(xiàn)軌到軌；(2)緩沖器屬于A類工作狀態(tài)，電流源必須足夠大才能滿足LDO的響應(yīng)速度，增大了電路的功耗。

針對圖1中的缺點(diǎn)(1)，現(xiàn)有技術(shù)提出一種如圖2所示混合了PMOS管和NMOS管的差分輸入對，從而擴(kuò)展了輸入范圍，實(shí)現(xiàn)了軌到軌的輸入；但是對于缺點(diǎn)(2)，仍然無法解決。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明為了解決傳統(tǒng)的緩沖器電路輸入范圍小、響應(yīng)速度慢、功耗高的缺點(diǎn)，本發(fā)明提供一種軌到軌的自適應(yīng)快速響應(yīng)緩沖器電路。

本發(fā)明所采用的技術(shù)方案如下：一種軌到軌的自適應(yīng)快速響應(yīng)緩沖器電路包括輸入級、輸出級；其中輸入級采用NMOS差分輸入對和PMOS差分輸入對，以實(shí)現(xiàn)軌到軌的輸入；輸出級采用工作于AB類工作狀態(tài)的推挽式的結(jié)構(gòu)，在較高的電源效率下實(shí)現(xiàn)大擺幅輸出。

其中輸入級包括：NMOS差分輸入對和PMOS差分輸入對并聯(lián)，所述NMOS差分輸入對包括源極對應(yīng)連接并連接電流沉I_SS1的NMOS管MN1和NMOS管MN2；所述PMOS差分輸入對包括源極對應(yīng)連接并連接電流源I_SS2的PMOS管MP1和PMOS管MP2；NMOS管MN1柵極和PMOS管MP2柵極相連并連接正端輸入Vi_p，NMOS管MN2柵極和PMOS管MP1柵極相連并連接負(fù)端輸入Vi_n；NMOS管MN1的漏極與PMOS管MP9的漏極、跨導(dǎo)運(yùn)算放大器G_m1的正端輸入連接；PMOS管MP9的柵極與跨導(dǎo)運(yùn)算放大器G_m1的輸出端、PMOS管MP3的柵極連接；PMOS管MP3的漏極與PMOS管MP5的源極連接；PMOS管MP5的漏極與PMOS管MP1的漏極、PMOS管MP7的源極、NMOS管MN4的柵極連接；PMOS管MP7的漏極與地連接；PMOS管MP7的柵極通過與電阻串聯(lián)，最終連接地；NMOS管MN2的漏極與PMOS管MP10的漏極、跨導(dǎo)運(yùn)算放大器G_m2的正端輸入連接；PMOS管MP10的柵極與跨導(dǎo)運(yùn)算放大器G_m2的輸出端、PMOS管MP4的柵極連接；PMOS管MP4的漏極與PMOS管MP6的源極連接；PMOS管MP6的漏極與PMOS管MP2的漏極、PMOS管MP8的源極、NMOS管MN3的柵極連接；PMOS管MP8的漏極與地連接；PMOS管MP8的柵極通過與電阻串聯(lián)，最終連接地；所述輸出級為兩級推挽式的結(jié)構(gòu)，包括：源極對應(yīng)連接并連接電流沉I_SS1的NMOS管MN3和NMOS管MN4構(gòu)成差分對結(jié)構(gòu)；NMOS管MN3的漏極連接PMOS管MP11的漏極、柵極以及PMOS管MP12的柵極；NMOS管MN4的漏極連接PMOS管MP13的漏極、柵極以及PMOS管MP14的柵極連接；PMOS管MP12的漏極與NMOS管MN5的漏極、柵極和NMOS管MN6的柵極連接；PMOS管MP14的漏極與NMOS管MN6的漏極連接作為緩沖器的輸出端口Vout；輸入級實(shí)現(xiàn)軌到軌的輸入，輸出級采用工作于AB類工作狀態(tài)的推挽式的結(jié)構(gòu)，在較高的電源效率下實(shí)現(xiàn)大擺幅輸出；其中PMOS管MP3源級、PMOS管MP4源級、PMOS管MP9源級、PMOS管MP10源級、PMOS管MP11源級、PMOS管MP12源級、PMOS管MP13源級、PMOS管MP14源級均接高電平，NMOS管MN5源級、NMOS管MN6源級均接地。

進(jìn)一步的，所述跨導(dǎo)運(yùn)算放大器G_m1和PMOS管MP9，跨導(dǎo)運(yùn)算放大器G_m2和PMOS管MP10分別是一個(gè)受控的電流源負(fù)載，跨導(dǎo)運(yùn)算放大器會根據(jù)輸入信號的幅度自適應(yīng)控制PMOS電流。

進(jìn)一步的，所述跨導(dǎo)運(yùn)算放大器G_m1和PMOS管MP9電流構(gòu)成一個(gè)反饋的環(huán)路，跨導(dǎo)運(yùn)算放大器G_m2和PMOS管MP10電流構(gòu)成一個(gè)反饋的環(huán)路，要求組成的反饋環(huán)路的環(huán)路增益小于1，確定環(huán)路是穩(wěn)定的。

本發(fā)明的有益效果是：通過在NMOS差分輸入的負(fù)載處引入反饋電路，使輸入級，特別是NMOS差分輸入的負(fù)載處的PMOS尾電流能夠根據(jù)輸入信號的幅度的大小自適應(yīng)調(diào)節(jié)尾電流的大小，從而保證輸入級能夠快速響應(yīng)輸入信號的變化；輸出級采用推挽式的結(jié)構(gòu)，使輸出端口的電流能夠靈活地流出或流進(jìn)，在保證電源效率的情況下，進(jìn)一步提高了緩沖器的響應(yīng)速度。

附圖說明

圖1的(a)和(b)是傳統(tǒng)的源跟隨結(jié)構(gòu)的緩沖器電路結(jié)構(gòu)。

圖2是傳統(tǒng)的軌到軌輸入差分輸入的電路結(jié)構(gòu)。

圖3是本發(fā)明的軌到軌的自適應(yīng)快速響應(yīng)緩沖器電路原理圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對本發(fā)明進(jìn)一步說明。這些附圖均為簡化的示意圖，僅以示意方式說明本發(fā)明的基本結(jié)構(gòu)，因此其僅顯示與本發(fā)明有關(guān)的構(gòu)成。

本發(fā)明首先在傳統(tǒng)的軌到軌結(jié)構(gòu)的基礎(chǔ)上，通過在差分輸入的負(fù)載處引入一個(gè)反饋電路，如圖3中的虛線框所示，實(shí)現(xiàn)一種軌到軌的自適應(yīng)快速響應(yīng)緩沖器電路。

如圖3所示，一種軌到軌的自適應(yīng)快速響應(yīng)緩沖器電路包括輸入級、輸出級。

輸入級包括：NMOS差分輸入對和PMOS差分輸入對并聯(lián)，所述NMOS差分輸入對包括源極對應(yīng)連接并連接電流沉I_SS1的NMOS管MN1和NMOS管MN2；所述PMOS差分輸入對包括源極對應(yīng)連接并連接電流源I_SS2的PMOS管MP1和PMOS管MP2；NMOS管MN1柵極和PMOS管MP2柵極相連并連接正端輸入Vi_p，NMOS管MN2柵極和PMOS管MP1柵極相連并連接負(fù)端輸入Vi_n；NMOS管MN1的漏極與PMOS管MP9的漏極、跨導(dǎo)運(yùn)算放大器G_m1的正端輸入連接；PMOS管MP9的柵極與跨導(dǎo)運(yùn)算放大器G_m1的輸出端、PMOS管MP3的柵極連接；PMOS管MP3的漏極與PMOS管MP5的源極連接；PMOS管MP5的漏極與PMOS管MP1的漏極、PMOS管MP7的源極、NMOS管MN4的柵極連接；PMOS管MP7的漏極與地連接；PMOS管MP7的柵極通過與電阻串聯(lián)，最終連接地；NMOS管MN2的漏極與PMOS管MP10的漏極、跨導(dǎo)運(yùn)算放大器G_m2的正端輸入連接；PMOS管MP10的柵極與跨導(dǎo)運(yùn)算放大器G_m2的輸出端、PMOS管MP4的柵極連接；PMOS管MP4的漏極與PMOS管MP6的源極連接；PMOS管MP6的漏極與PMOS管MP2的漏極、PMOS管MP8的源極、NMOS管MN3的柵極連接；PMOS管MP8的漏極與地連接；PMOS管MP8的柵極通過與電阻串聯(lián)，最終連接地。

所述輸出級為兩級推挽式的結(jié)構(gòu)，包括：源極對應(yīng)連接并連接電流沉I_SS1的NMOS管MN3和NMOS管MN4構(gòu)成差分對結(jié)構(gòu)；NMOS管MN3的漏極連接PMOS管MP11的漏極、柵極以及PMOS管MP12的柵極；NMOS管MN4的漏極連接PMOS管MP13的漏極、柵極以及PMOS管MP14的柵極連接；PMOS管MP12的漏極與NMOS管MN5的漏極、柵極和NMOS管MN6的柵極連接；PMOS管MP14的漏極與NMOS管MN6的漏極連接作為緩沖器的輸出端口Vout

輸入級采用NMOS差分輸入對(MN1與MN2)和PMOS差分輸入對(MP1和MP2)，以實(shí)現(xiàn)軌到軌的輸入；輸入級NMOS差分輸入對的負(fù)載是如圖3虛線框中所示電路結(jié)構(gòu)，為一個(gè)由跨導(dǎo)運(yùn)算放大器控制的PMOS電流，再通過PMOS管MP3、MP4，與PMOS差分輸入對信號一起，通過負(fù)載為二極管連接結(jié)構(gòu)的NMOS管，作為輸出級的輸入信號。輸出級是一個(gè)兩級的推挽式的結(jié)構(gòu)，通過差分輸入(MN3和MN4)的二極管結(jié)構(gòu)(MP11和MP13)推挽第二級(MP14和MN6)輸出。

本發(fā)明電路具體工作原理如下：

輸入級為差分輸入結(jié)構(gòu)，以正端輸入Vi_p為例，當(dāng)Vi_p增大時(shí)，對于NMOS差分輸入管，A點(diǎn)電位減小，同時(shí)A點(diǎn)作為跨導(dǎo)運(yùn)放的正端輸入，使PMOS柵極B點(diǎn)較小，控制PMOS負(fù)載電流源MP9漏電流增大，形成反饋減小A點(diǎn)電位減小幅度，同通過MP3的共源級傳遞到輸出級，提高緩沖器的響應(yīng)速度；對于PMOS差分輸入管，當(dāng)Vi_p增大時(shí)，F(xiàn)點(diǎn)電壓較小；F點(diǎn)作為輸出級的輸入端，通過兩級推挽結(jié)構(gòu)驅(qū)動輸出端口。其中對于NMOS差分輸入管響應(yīng)速度，會隨著輸入信號的幅度的變化而呈自適應(yīng)變化：輸入信號的幅度越大，NMOS差分輸入管響應(yīng)速度越大。

同理，以負(fù)端輸入Vi_n進(jìn)行分析時(shí)，緩沖器的各個(gè)節(jié)點(diǎn)電壓變化，以及輸入信號的幅度與NMOS差分輸入管響應(yīng)速度關(guān)系，具有類似的作用。

跨導(dǎo)運(yùn)算放大器G_m1和PMOS管MP9電流構(gòu)成一個(gè)反饋的環(huán)路，跨導(dǎo)運(yùn)算放大器G_m2和PMOS管MP10電流構(gòu)成一個(gè)反饋的環(huán)路，要求組成的反饋環(huán)路的環(huán)路增益小于1，確定環(huán)路是穩(wěn)定的。

通過上述分析，我們發(fā)現(xiàn)本發(fā)明一種軌到軌的自適應(yīng)快速響應(yīng)緩沖器電路通過采用NMOS差分輸入對和PMOS差分輸入對并聯(lián)的方式，實(shí)現(xiàn)軌到軌的輸入，并在NMOS差分輸入對的負(fù)載處引入一個(gè)反饋，從而使輸入級的響應(yīng)速度與輸入信號的幅度自適應(yīng)變化：輸入信號的幅度越大，NMOS差分輸入管響應(yīng)速度越大；輸出級采用推挽式的結(jié)構(gòu)，使輸出端口的電流能夠靈活地流出或流進(jìn)，在保證電源效率的情況下，進(jìn)一步提高了緩沖器的響應(yīng)速度。

以上述依據(jù)本發(fā)明的理想實(shí)施例為啟示，通過上述的說明內(nèi)容，相關(guān)工作人員完全可以在不偏離本項(xiàng)發(fā)明技術(shù)思想的范圍內(nèi)，進(jìn)行多樣的變更以及修改。本項(xiàng)發(fā)明的技術(shù)性范圍并不局限于說明書上的內(nèi)容，必須要根據(jù)權(quán)利要求范圍來確定其技術(shù)性范圍。