測試電路的制作方法
【專利摘要】本發(fā)明涉及測試電路。該測試電路包括：模擬信號發(fā)生器；模數(shù)轉(zhuǎn)換器（ADC）；可配置數(shù)字信號發(fā)生器；以及評估電路。
【專利說明】測試電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施例涉及一種測試電路，特別是涉及一種用于測試模數(shù)轉(zhuǎn)換器的測試電路。
【背景技術(shù)】
[0002]模數(shù)轉(zhuǎn)換器(A/D轉(zhuǎn)換器、ADC)被廣泛用于多種不同的電子電路應(yīng)用中，諸如微控制器。ADC用來將模擬輸入信號轉(zhuǎn)換為表示模擬輸入信號的離散的或者數(shù)字輸出信號。由于ADC制造工藝中不可避免的變化，在相同工藝中產(chǎn)生的ADC可能具有不同的參數(shù)，諸如偏移或增益。因此，在使用之前需要對ADC進(jìn)行校準(zhǔn)。
[0003]可以通過使用特殊測試或者校準(zhǔn)設(shè)備來校準(zhǔn)ADC。然而這種測試設(shè)備很昂貴，并且需要在制造工廠中制造工藝的最后的校準(zhǔn)。在片(on-chip)校準(zhǔn)是不可能的，所述在片校準(zhǔn)意指僅僅使用其所利用的電路對ADC的校準(zhǔn)，或者制造處理之后的某個時間的再校準(zhǔn)。
[0004]此外，存在對已經(jīng)校準(zhǔn)的ADC進(jìn)行測試的需要。
【發(fā)明內(nèi)容】
[0005]第一實施例涉及一種測試電路。該測試電路包括:模擬信號發(fā)生器，所述模擬信號發(fā)生器具有輸出端，并被配置為根據(jù)時序參數(shù)，在輸出端生成模擬輸出信號；模數(shù)轉(zhuǎn)換器(ADC);可配置數(shù)字信號發(fā)生器；以及評估電路。
[0006]該ADC包括連接到模擬信號發(fā)生器的輸出端的輸入端，以及輸出端，并被配置為取決于模擬信號來生成第一數(shù)字輸出信號?？膳渲脭?shù)字信號發(fā)生器包括輸出端，并被配置為根據(jù)時序參數(shù)，在輸出端生成第二數(shù)字輸出信號，該數(shù)字信號發(fā)生器被配置為接收至少一個調(diào)整信號，并被配置為取決于至少一個調(diào)整信號，調(diào)整數(shù)字信號的偏移和幅度中的至少一個。評估電路被配置為從ADC接收數(shù)字輸出信號，以及從數(shù)字信號發(fā)生器接收第二數(shù)字輸出信號，以比較第一數(shù)字輸出信號和第二數(shù)字輸出信號，并基于比較來確定ADC的至少一個誤差參數(shù)。
【專利附圖】
【附圖說明】
[0007]現(xiàn)在將參考附圖來解釋示例。附圖用于圖示基本原理，使得僅圖示了理解該基本原理所必需的方面。附圖沒有按比例繪制。在附圖中，相同的參考字符表示同樣的特征。
[0008]圖1圖示了具有模擬信號發(fā)生器、模數(shù)轉(zhuǎn)換器(ADC)、數(shù)字信號發(fā)生器和控制電路的信號生成電路的框圖。
[0009]圖2圖示了模擬信號發(fā)生器的第一實施例。
[0010]包括圖3A和3B的圖3圖示了模擬信號發(fā)生器的操作原理。
[0011]圖4圖示了在校準(zhǔn)例程期間的模擬信號發(fā)生器的輸出信號。
[0012]圖5圖示了在校準(zhǔn)例程期間的模數(shù)轉(zhuǎn)換器的輸出信號。
[0013]圖6圖示了根據(jù)第一實施例的數(shù)字信號發(fā)生器。[0014]圖7圖示了包括模擬信號發(fā)生器、ADC、可配置數(shù)字信號發(fā)生器和評估單元的測試電路的框圖。
[0015]圖8圖示了數(shù)字信號發(fā)生器的一個實施例。
[0016]圖9圖示了包括在數(shù)字信號發(fā)生器中的第一調(diào)整單元的操作原理。
[0017]圖10圖示了評估單元的實施例。
[0018]圖11圖示了理想的和不理想的ADC的特性曲線。
【具體實施方式】
[0019]在下面的【具體實施方式】中，參考附圖，在所述附圖中通過圖示在其中本發(fā)明可以實施的特定實施例被示出。要被理解的是，這里所述的各種示例性實施例的特征可以彼此結(jié)合，除非另外特別指出。
[0020]圖1圖示了信號生成電路的第一實施例。該信號生成電路包括具有輸出端和控制輸入端的模擬信號發(fā)生器I。模擬信號發(fā)生器I被配置為根據(jù)時序參數(shù)在輸出端生成模擬輸出信號Si (t)，并被配置為在控制輸入端接收控制信號S41。信號生成電路還包括模數(shù)轉(zhuǎn)換器(ADC) 3，其包括耦合到模擬信號發(fā)生器I的輸出端的輸入端，以從模擬信號發(fā)生器I接收模擬輸出信號si (t)。ADC3還包括輸出端，并被配置為生成數(shù)字(離散)輸出信號si (k)。數(shù)字輸出信號si (k)包括信號值序列,其取決于在ADC3的輸入端接收的模擬信號si (t)。
[0021]信號生成電路還包括可配置數(shù)字信號發(fā)生器2，所述可配置數(shù)字信號發(fā)生器2包括控制輸入端和輸出端，并被配置為根據(jù)在控制輸入端接收的信號參數(shù)S42，來在輸出端生成數(shù)字(離散)輸出信號s2(k)?？刂齐娐?包括耦合到ADC3的輸出端的輸入端、耦合到模擬信號發(fā)生器I的控制輸入端的第一控制輸出端、以及耦合到數(shù)字信號發(fā)生器2的控制輸入端的第二控制輸出端?？刂齐娐?在第一輸出端生成針對模擬信號發(fā)生器I的第一控制信號S41，以及在第二輸出端生成針對數(shù)字信號發(fā)生器2的第二控制信號S42。在校準(zhǔn)例程中，控制電路4被配置為使模擬信號發(fā)生器I生成輸出信號，以基于在控制電路的輸入端接收的ADC3的輸出信號si (k)，來確定模擬輸出信號si (t)的時序參數(shù)，以及取決于所確定的模擬信號發(fā)生器I的時序參數(shù)，來設(shè)置數(shù)字信號發(fā)生器2的信號參數(shù)S42。
[0022]圖1的信號生成電路是自校準(zhǔn)電路，在其中數(shù)字信號發(fā)生器2生成數(shù)字輸出信號s2(k),所述數(shù)字輸出信號s2(k)具有與模擬信號發(fā)生器I的模擬輸出信號si (t)相同的時序參數(shù)或相同的時序行為。如從以下說明中變得顯而易見的那樣，控制電路4被配置為評估模擬輸出信號si (t)的時序參數(shù)，而不取決于ADC3的可能變化的參數(shù)，諸如偏移或增益。因此，這些參數(shù)的變化不影響時序參數(shù)的評估。因此，圖1的信號生成電路適于在測試ADC的測試電路中采用，諸如圖1的ADC。在這個測試電路中，ADC3的輸出信號sl(k)可以與數(shù)字信號發(fā)生器2的輸出信號s2(k)相比較，以便校準(zhǔn)該ADC3。
[0023]根據(jù)一個實施例，模擬信號發(fā)生器I被配置為取決于從控制電路4接收的控制信號S41，來生成具有第一信號波形或者具有第二信號波形的模擬輸出信號si (t)。第一和第二信號波形中的一個包括輸出信號sl(t)的上升沿，而第一和第二信號波形中的另一個包括輸出信號si (t)的下降沿。第一和第二信號波形都是根據(jù)時序參數(shù)生成的。
[0024]圖2圖示了模擬信號發(fā)生器I的第一實施例。參考圖2，模擬信號發(fā)生器I包括RC電路11，該RC電路11具有電阻器Il1和電容性存儲元件Il2，其串聯(lián)連接在RC電路11的輸入端12和針對參考電勢GND的端子之間。RC電路11還包括耦合到模擬信號發(fā)生器I的輸出端的輸出端13,用于提供模擬輸出信號sl(t)。RC電路13的輸出端是與電阻器Ili和電容性存儲元件Il2共用的電路節(jié)點。在這個實施例中，輸出信號si (t)對應(yīng)于跨過電容性存儲元件Il2的電壓。
[0025]參考圖2，模擬信號發(fā)生器I還包括第一電源端子18，所述第一電源端子18被配置為接收第一電源電勢，以及第二電源端子19，所述第二電源端子19被配置為接收第二電源電勢。在圖2中所圖示的實施例中，在第一電源端子18的第一電源電勢Uref是由連接在第一電源端子18和針對參考電勢GND的端子之間的電源電壓源14所提供。在這個實施例中，第二電源端子19被連接到針對參考電勢GND的端子。為了解釋的目的，假定第一電源電勢相對于參考電勢GND為正電勢?？蛇x地，放大器或者緩沖器17被連接到第一電源端子18。根據(jù)一個實施例，可選放大器或緩沖器17的增益是I ( 一)。
[0026]模擬信號發(fā)生器I還包括第一多路器(multiplexer) 161；所述第一多路器Iei具有耦合到第一電源端子18的第一輸入端子、耦合到第二電源端子19的第二輸入端子、并且具有輸出端?？蛇x緩沖器17被連接在第一電源端子18和第一多路器W1的第一輸入端之間。第二多路器162具有耦合到第一多路器Ie1的輸出端子的輸入端子、耦合到RC電路11的輸入端12的第一輸出端子、以及通過RC電路11的輸出端13耦合到電容性存儲元件Il2的第二輸出端子。具有小于RC電路11的電阻器Il1的電阻的電阻的可選電阻器15被耦合在第二多路器162的第二輸出端和電容性存儲兀件Il2之間。在模擬信號發(fā)生器I的某個操作模式下，該另外的電阻15僅用來限制流進(jìn)電容性存儲元件Il2的電流的幅度。
[0027]第一和第二多路器16ρ162通過控制信號S41受控于控制電路(圖1中的4)。在這個實施例中，控制信號S41包括兩個子信號，也就是控制第一多路器Ie1的第一子信號S411；以及控制第二多路器162的第二子信號S412。
[0028]在控制電路4的控制下，模擬信號發(fā)生器I被配置為生成模擬輸出信號Si (t)，其具有包括上升沿的第一信號波形，或者具有包括下降沿的第二信號波形。為了生成第一信號波形，RC電路11的電容性存儲元件112被預(yù)充電以具有第一開始電壓，并且接著被充電，使得跨越電容性存儲元件Il2的電壓以及因此輸出信號sl(t)增大。為了生成第二信號波形，電容性存儲元件112被預(yù)充電以具有第二開始電壓，并且接著被放電，使得跨越電容性存儲兀件Il2的電壓以及輸出信號Si (t)減小。第一開始電壓低于第二開始電壓。根據(jù)一個實施例，第一開始電壓為零，而第二開始電壓對應(yīng)于電源電壓Uref。
[0029]以下參考圖3A和3B來解釋模擬信號發(fā)生器I的操作原理。圖3A和3B示出了對應(yīng)于圖2的框圖的框圖，并且還示出了在模擬信號發(fā)生器I的不同操作模式下，通過第一和第二多路器Ie1Ue2的信號路徑。
[0030]圖3A圖示了模擬信號發(fā)生器I用于生成第一信號波形(具有上升沿)的操作原理。在生成具有上升沿的第一信號波形之前，通過經(jīng)由第一和第二多路器Ie1Ue2以及可選的另外的電阻器15將電容性存儲元件Il2連接到第二電源端子19，電容性存儲元件Il2在第一預(yù)充電模式下被預(yù)充電到第一開始值。在這種情況下，第一開始電壓是零(O)。在第一預(yù)充電模式下，控制電路4控制第一多路器Ie1將第二輸入端子連接到輸出端，并控制第二多路器162將輸入端連接到第二輸出端。圖3A中以虛線圖示了第一預(yù)充電模式下通過多路器Ie1Ue2的信號路徑。[0031]在已經(jīng)預(yù)充電電容性存儲元件Ii2之后，通過第一和第二多路器Ie1UeJfRC電
路11的輸入端12耦合到第一電源端子18，在模擬信號發(fā)生器I的充電模式下生成第一信
號波形。在這個操作模式下，控制電路4控制第一多路器Ie1將第一輸入端子連接到輸出
端，并控制第二多路器162將輸入端連接到第一輸出端。在圖3A中以虛線圖示了在這個操
作模式下通過第一和第二多路器Ie1Ue2的電流路徑。在這個操作模式下，通過電阻器Ii1
由電源電壓源14對電容性存儲元件Il2充電。在這個操作模式下(在其中電容性存儲元
件Il2被充電以致生成第一信號波形)，該輸出信號sl(t)可以被如下表不:
【權(quán)利要求】
1.一種測試電路,包括: 模擬信號發(fā)生器，其被配置為根據(jù)時序參數(shù)來生成模擬輸出信號(S5(t))； 模數(shù)轉(zhuǎn)換器(ADC) (7)，其被配置為接收模擬輸出信號，并且取決于模擬信號(sl(t))來生成第一數(shù)字輸出信號(s7(k))； 可配置數(shù)字信號發(fā)生器出)，其被配置為根據(jù)時序參數(shù)來生成至少一個第二數(shù)字輸出信號(s6(k) ^ei (k) ;s62(k))，其中該數(shù)字信號發(fā)生器(6)進(jìn)一步被配置為接收至少一個調(diào)整信號(S83)，并且取決于至少一個調(diào)整信號(S83)來調(diào)整數(shù)字信號(s6(k))的偏移和幅度中的至少一個； 評估電路(8)，其被配置為從ADC(7)的接收第一數(shù)字輸出信號(s7(k))并且從數(shù)字信號發(fā)生器(6)接收第二數(shù)字輸出信號(s6 (k))，比較第一數(shù)字輸出信號(s7 (k))和第二數(shù)字輸出信號(s6(k))，并基于比較來確定ADC (7)的至少一個誤差參數(shù)。
2.權(quán)利要求1的測試電路， 其中，模擬信號發(fā)生器(5)被進(jìn)一步配置為接收第一控制信號(S81)， 其中，數(shù)字控制電路(6)被進(jìn)一步配置為接收第二控制信號(S82)， 其中，評估電路⑶包括控制電路(81)，所述控制電路(81)被配置為接收數(shù)字輸出信號(s7(k)),并且輸出第一控制信號(S81),并且 其中，控制電路(81)被進(jìn)一步配置為在校準(zhǔn)例程中使得模擬信號發(fā)生器(5)生成模擬輸出信號(85(1:)),以基于40(3(7)的輸出信號來確定模擬輸出信號(s5(t))的時序參數(shù),并且取決于所確定的時序參數(shù)來設(shè)置第二控制信號(S82)信號。
3.權(quán)利要求2的測試電路， 其中，模擬信號發(fā)生器(5)被配置為生成具有第一信號波形或具有第二信號波形的輸出信號(s5(t))，所述第一信號波形、第二信號波形中的每個都根據(jù)時序參數(shù)并且取決于第一控制信號(S81)， 其中，控制電路(81)在校準(zhǔn)例程中被配置為使得模擬信號發(fā)生器(5)生成具有第一信號波形的輸出信號(s5(t))至少一次，并且使得模擬信號發(fā)生器(5)生成具有第二信號波形的輸出信號(s5(t))至少一次。
4.權(quán)利要求2的測試電路，其中， 控制電路(81)在校準(zhǔn)例程中被配置為: 在至少一個第一時間周期期間并且在至少一個第二時間周期期間，計算ADC(7)的輸出信號(s7(k))的平均值，在所述第一時間周期中模擬信號發(fā)生器(5)生成第一信號波形，在所述第二時間周期中模擬信號發(fā)生器生成第二信號波形， 進(jìn)一步生成第一信號波形和第二信號波形中的至少一個，并且評估至少一個第一和第二信號波形的開始與第一和第二信號波形中的至少一個達(dá)到平均值的時間之間的時間周期， 取決于時間周期來生成時序參數(shù)。
5.權(quán)利要求 2的測試電路，其中， 模擬信號發(fā)生器(5)包括: 具有串聯(lián)連接的電阻器(1l1)和電容器(1l2)的RC電路，其中模擬信號發(fā)生器(5)的輸出信號取決于跨越電容器(1l2)的電壓；第一電源端子和第二電源端子，所述第一電源端子被配置為接收第一電源電勢，而所述第二電源端子被配置為接收第二電源電勢； 耦合電路(161; 162)，其被耦合到模擬信號發(fā)生器的控制輸入端，并且被配置為取決于在控制輸入端接收到的控制信號(S411;S412)來將第一電源端子或第二電源端子耦合到RC電路。
6.權(quán)利要求5的測試電路，其中， 耦合電路(161;162)被進(jìn)一步配置為使得耦合電路取決于控制信號(S411; S412)來對RC電路的電容器預(yù)充電。
7.權(quán)利要求5的測試電路，其中， 控制電路(81)被配置為使得耦合電路(161;162)對電容器(Il2)預(yù)充電到第一電源電勢。
8.權(quán)利要求5的測試電路，其中， 率禹合電路包括: 第一多路器(161),其具有耦合到第一電源端子的第一輸入端、耦合到第二電源端子的第二輸入端、以及輸出端； 第二多路器(162)，其具有耦合到第一多路器的輸出端的輸入端、耦合到RC電路的輸入端的第一輸出端、以及I禹合到RC電路的電容器(112)的第二輸出端。
9.權(quán)利要求2的測試電路，其中， 可配置數(shù)字信號發(fā)生器(6)包括: 信號發(fā)生器(60)，其被配置為接收包括至少一個參數(shù)信號(3821至3823)的第二控制信號(S82),并且取決于第二控制信號(S82)來生成第一數(shù)字信號(SG1(IO), 以及至少一個調(diào)整單元(64)，其被配置為接收第一數(shù)字信號(Se1GO)以及包括至少一個調(diào)整參數(shù)的調(diào)整信號(S83)，并且被配置為輸出第二數(shù)字信號(s62(k))，其中第一數(shù)字信號(SeiGO)和第二數(shù)字信號(S62(k))形成第二數(shù)字輸出信號(s6(k))。
10.權(quán)利要求9的測試電路，其中， 可配置數(shù)字信號發(fā)生器(6)包括第一調(diào)整單元(64)，所述第一調(diào)整單元(64)被配置為接收第一調(diào)整參數(shù)(S83D，并且被配置為調(diào)整第二數(shù)字信號(s62(k))的幅度。
11.權(quán)利要求9的測試電路，其中， 可配置數(shù)字信號發(fā)生器(6)包括第二調(diào)整單元(65)，其被配置為接收第一輸出信號(Se1GO)或者取決于第一輸出信號(Se1GO)的信號以及第二調(diào)整參數(shù)(S832)，并且被配置為調(diào)整第二數(shù)字信號(S62(k))的偏移。
12.權(quán)利要求10的測試電路，其中， 第二調(diào)整單元(65)被配置為將第二調(diào)整參數(shù)(S832)加到第一輸出信號(Se1GO)或者取決于第一數(shù)字信號(Se1GO)的信號。
13.權(quán)利要求9的測試電路，其中， 可配置數(shù)字信號發(fā)生器(6)包括第三調(diào)整單元(66)，其被配置為接收第一數(shù)字信號(Se1GO)或者取決于第一數(shù)字信號(Se1GO)的信號以及第三調(diào)整參數(shù)(S833)，并且被配置為將第三調(diào)整參數(shù)(S833)加到第一數(shù)字信號(Se1GO)或者取決于第一數(shù)字信號(Se1GO)的信號。
14.權(quán)利要求9的測試電路，其中， 可配置數(shù)字信號發(fā)生器(6)包括第四調(diào)整單元出71;672)，其被配置為接收第四調(diào)整參數(shù)(S834)，并且調(diào)整第一數(shù)字信號(Sei (k))。
15.權(quán)利要求14的測試電路， 其中，第四調(diào)整單元出71;672)被配置為將第四調(diào)整參數(shù)(S834)乘以至少一個參數(shù)信號(S821； S823)，并且 其中，信號發(fā)生器(60)被配置為取決于該乘法的結(jié)果來生成第二數(shù)字輸出信號(s6(k))。
16.權(quán)利要求9的測試電路， 其中，可配置數(shù)字信號發(fā)生器(6)包括臺階檢測器(68)， 其中，臺階檢測器(68)被配置為接收第一數(shù)字信號(Se1GO)和第二數(shù)字信號(s62(k))，檢測第二數(shù)字信號(s62(k))的LSB的改變，并且輸出臺階信號。
17.權(quán)利要求9的測試電路，其中， 評估電路(8)進(jìn)一步包括調(diào)整電路(82)，所述調(diào)整電路(82)被配置為從可配置數(shù)字信號發(fā)生器(6)接收第一數(shù)字輸出信號(s7(k))以及第一數(shù)字信號(Se1GO)和第二數(shù)字信號(s62(k))中的一個，并且被配置為從其中生成調(diào)整信號(S83)。
18.權(quán)利要求16的測試電路，其中， 評估電路(8)進(jìn)一步包括測試單元(83)，所述測試單元(83)被配置為接收臺階信號，從ADC (7)接收第一數(shù)字輸出信號(s7(k))，并且從數(shù)字信號發(fā)生器(6)接收第一數(shù)字信號(SeiGO)和第二數(shù)字信號(s62(k))，并且被配置為從其中確定ADC (7)的INL誤差和DNL誤差中的至少一個。
19.一種方法,包括: 由模擬信號發(fā)生器(5)來根據(jù)時序參數(shù)來生成模擬輸出信號(s5(t))； 由模數(shù)轉(zhuǎn)換器(ADC) (7)來接收模擬輸出信號，并且取決于模擬信號(sl(t))來生成第一數(shù)字輸出信號(s7(k))； 由可配置數(shù)字信號發(fā)生器(6)來根據(jù)時序參數(shù)來生成至少一個第二數(shù)字輸出信號(s6(k))，并且取決于至少一個調(diào)整信號(S83)來調(diào)整數(shù)字信號(s6(k))的偏移和幅度中的至少一個； 由評估電路(8)來比較第一數(shù)字輸出信號(s7(k))和至少一個第二數(shù)字輸出信號(s6 (k))，并基于比較來確定ADC (7)的至少一個誤差參數(shù)。
【文檔編號】H03M1/10GK103905043SQ201310563721
【公開日】2014年7月2日 申請日期:2013年10月8日 優(yōu)先權(quán)日:2012年10月5日
【發(fā)明者】R·阿諾爾德, H·馬特斯, H·奧伯邁爾 申請人:英飛凌科技股份有限公司