專利名稱：無電可正常閉合的模擬開關(guān)及開關(guān)方法
技術(shù)領(lǐng)域：
概括地說，本發(fā)明涉及半導(dǎo)體開關(guān)，具體地說，涉及無電可正常閉合的模擬開關(guān)。
背景技術(shù)：
除其它情況之外，電開關(guān)可以用于將信號路徑選擇性地路由到ー個或多個位置，或者在某些示例中，通過在接通時提供低阻抗路徑且在關(guān)斷時提供高阻抗路徑來選擇性地斷開或閉合傳導(dǎo)路徑。然而，很多電路會使在輸入端和輸出端之間傳送的信號失真或改變，或者需要專用的電源才能提供正確的操作。
發(fā)明內(nèi)容
除其它內(nèi)容之外，本文討論了一種開關(guān)設(shè)備和方法，其被配置為在信號輸入端處 接收信號，在第一控制輸入端處未被施加電壓的第一狀態(tài)下在輸出端處提供所述信號，并且在第一控制輸入端處被施加有電壓的第二狀態(tài)下將所述信號與輸出端隔離。在ー個不例中，開關(guān)設(shè)備可以包括第一晶體管、第二晶體管和第三晶體管，其中，第一晶體管的源極被連接到第二晶體管的漏極和第三晶體管的柵極，其中，信號輸入端被連接到第一晶體管的漏極和第三晶體管的漏極，并且其中，輸出端被連接到第三晶體管的源扱。發(fā)明內(nèi)容部分g在提供對本專利申請的主題的概述，而并非g在提供對本發(fā)明的排他性或窮舉性解釋。本文包括具體實施方式
以提供與本專利申請有關(guān)的其它信息。
在附圖(其不一定按比例繪制)中，相似的數(shù)字可以描述不同視圖中的類似部件。具有不同字母后綴的相似數(shù)字可以表示類似部件的不同例子。附圖以舉例說明而非限制的方式大體示出了本文中討論的各個實施例。圖I大體示出了包括信號輸入端、第一控制輸入端和輸出端的示例性開關(guān)設(shè)備。圖2大體示出了具有第一晶體管、第二晶體管和第三晶體管、信號輸入端、輸出端和第一控制輸入端的示例性開關(guān)設(shè)備。圖3A-3B大體示出了響應(yīng)于接收到的控制信號的設(shè)備輸出的示例。圖4大體示出了具有第一晶體管、第二晶體管、第三晶體管和第四晶體管、信號輸入端、輸出端和第一控制輸入端的示例性開關(guān)設(shè)備。
具體實施例方式除其它內(nèi)容之外，本發(fā)明人認識到的，ー種可正常閉合的開關(guān)設(shè)備，其不需要電源或VCC即可傳導(dǎo)諸如模擬音頻信號之類的接收信號。在一個示例中，用于開關(guān)設(shè)備和對開關(guān)設(shè)備進行控制的電源可以集成到單個輸入端或單個管腳中。此外，該開關(guān)設(shè)備可以在沒有削波失真或交疊失真的情況下傳導(dǎo)高于或低于地電勢的接收信號。因此，在一個示例中，本文所描述的系統(tǒng)和方法可以允許在沒有加電的情況下高保真度音頻和其它信號直通功能，這可以顯著地減小用于管理開關(guān)的功率使用。圖I大體示出了包括信號輸入端、第一控制輸入端和輸出端的示例性開關(guān)設(shè)備105。在一個示例中，開關(guān)設(shè)備105可以被配置為在信號輸入端處接收信號，并且響應(yīng)于在第一控制輸入端處接收到的接地信號(OV)或浮動信號，在輸出端處提供或傳導(dǎo)上述信號(或者上述信號的表示)。在一個示例中，開關(guān)設(shè)備105可以包括耗盡型負擺幅(depletionMode negative-swing)音頻或者其它開關(guān)，其被配置為無需電源或VCC即可允許信號通過。在一個示例中，輸入信號可以包括音頻信號，并且開關(guān)設(shè)備105可以被配置為響應(yīng)于接收到的接地信號或浮動控制信號，通過開關(guān)設(shè)備105在輸出端處提供該音頻信號。在ー個示例中，開關(guān)設(shè)備105可以使用第一控制輸入端來供電和控制。在一個示例中，開關(guān)設(shè)備105可以被配置為在信號輸入端處接收信號，并且響應(yīng)于在第一控制輸入端處接收到的負電壓，在輸出端處隔離或不傳導(dǎo)所述信號(或者所述信號的表示)。在一個示例中，因為開關(guān)設(shè)備105只需要不傳導(dǎo)接收到的音頻信號的功率，因此開關(guān)設(shè)備105可以需要非常低的功率?？梢酝ㄟ^當(dāng)在輸入端處沒有接收到信號時在第一 控制輸入端處移除負電壓，來進ー步節(jié)省功率。此外，在某些示例中，當(dāng)將斷開開關(guān)設(shè)備105的負電壓施加到第一控制輸入端時，功率損耗可能包括開關(guān)設(shè)備105中的一個或多個晶體管中的柵極泄露(例如，微微安等)。圖2大體不出了具有第一晶體管110、第二晶體管115和第三晶體管120、信號輸入端、輸出端和第一控制輸入端(控制I)的示例性開關(guān)設(shè)備105。在一個示例中，可以將高于閾值的負電壓施加到第一控制輸入端，以關(guān)斷或斷開開關(guān)設(shè)備105。在默認情況下，當(dāng)沒有向第一控制輸入端加電時，開關(guān)設(shè)備105是接通或閉合的。在某些示例中，第一晶體管110可以包括η溝道晶體管，例如，η溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、η溝道耗盡型M0SFET、n溝道結(jié)型場效應(yīng)晶體管(JFET)等。在一個示例中，第二晶體管115可以包括η溝道增強型M0SFET，第三晶體管120可以包括η溝道JFET。在其它示例中，可以使用其它半導(dǎo)體器件。在一個示例中，僅具有η溝道JFET的器件可以在信號范圍的負區(qū)域?qū)敵鲂盘栠M行削波。然而，例如圖2的示例中所示的本文所描述的電路未對如圖3Α的示例中所示的正極性信號或負極性信號進行削波。此外，在一個示例中，第二晶體管115的柵極(例如，第ニ控制輸入端(控制2))可以保持在地電勢或用于確保開關(guān)設(shè)備105在ー電壓施加于第一控制輸入端時接通的電壓(例如，正電壓，這取決于信號輸入端處的信號的電壓水平)。在一個示例中，可以將接地信號(OV)施加于第二晶體管115的柵極。在一個示例中，在正常操作期間，第二控制輸入端可以連接于地。然而，根據(jù)開關(guān)設(shè)備105中的一個或多個晶體管之間的容性連接以及信號輸入端上的瞬變，可以使第二控制輸入端偏置一正電壓以確保第三晶體管120響應(yīng)于第一控制輸入端處的控制信號而關(guān)斷。圖3Α大體示出了設(shè)備的響應(yīng)于保持在0V、地電勢或無功率的控制信號130的輸出信號135的示例。在某些示例中，僅具有N溝道JFET的器件將在信號范圍的負區(qū)域?qū)π盘栠M行削波。這里所描述的電路不會對正極性信號或負極性信號進行削波。如圖3Α中的示例所示，設(shè)備可以在第一控制輸入端處為0V、地電勢、浮動信號或無功率的情況下提供包括在負音頻信號范圍的全信號導(dǎo)通，而沒有削波或交疊失真。
在圖3A的示例中，輸出信號135示出了地電勢附近±2. 4V的振幅，其中，其中控制信號130保持在地電勢。圖3B大體示出了設(shè)備的響應(yīng)于保持在大到足以關(guān)斷開關(guān)設(shè)備105的負電壓的控制信號130的輸出信號135的不例。在ー個不例中，控制信號130可以包括-8. 5V的電壓。在其它示例中，可以使用大于或小于-8. 5V的其它閾值。圖4大體示出了具有第一晶體管110、第二晶體管115、第三晶體管120和第四晶體管125、信號輸入端、輸出端和第一控制輸入端的不例性開關(guān)設(shè)備105。在ー個不例中，可以將負電壓施加于第一控制輸入端以關(guān)斷開關(guān)或斷開開關(guān)。在某些示例中，圖2中示出的示例可以根據(jù)開關(guān)設(shè)備105中的一個或多個晶體管的電壓瞬變或電容，在輸出端處對信號進行削波。在ー個不例中，可以將正電壓施加于第二控制輸入端(控制2)。在其它示例中，可以添加一個或多個晶體管(例如，第四晶體管125)以減少削波并且確保正確的操作。在某些示例中，第一晶體管110可以包括η溝道耗盡型M0SFET，第二晶體管115可以包括η溝道增強型M0SFET，第三晶體管120可以包括η溝道JFET，第四晶體管125可以包括η溝道增強型M0SFET。在其它示例中，可以使用其它半導(dǎo)體器件。在一個示例中，當(dāng)沒有在第四晶體管125的柵極處加電時，第四晶體管125的漏極可以浮動，從而與圖2的示例相比減少輸出信號的削波。在一個示例中，集成電路(IC)可以包括單個開關(guān)設(shè)備105，其具有四個管腳(I)信號輸入端；⑵輸出端；(3)第一控制輸入端；以及⑷地。在其它示例中，IC中可以包含一個或多個其它數(shù)量的開關(guān)，該IC具有多個上面提到的前三個管腳和ー個或多個接地管腳或無連接(NC)管腳，或者具有ー個或多個其它電路，以填滿該1C。在某些示例中，IC可以包括ー個或多個管腳，例如，第二控制輸入端等。補充灃釋在不例I中，開關(guān)設(shè)備可以包括信號輸入端、第一控制輸入端、輸出端以及第一晶體管、第二晶體管和第三晶體管，所述晶體管中的每ー個包括柵極、漏極和源極，其中，所述第一晶體管的所述漏極被連接到所述信號輸入端，其中，所述第二晶體管的所述漏極被連接到所述第一晶體管的所述源極，其中，所述第二晶體管的所述源極被連接到所述第一晶體管的所述柵極，其中，所述第三晶體管的所述漏極被連接到所述信號輸入端，其中，所述第三晶體管的所述源極被連接到所述輸出端，其中，所述第三晶體管的所述柵極被連接到所述第一晶體管的所述源極和所述第二晶體管的所述漏極，其中，所述開關(guān)設(shè)備被配置為在所述信號輸入端處接收信號，在所述第一控制輸入端處未被施加電壓的第一狀態(tài)下在所述輸出端處提供所述信號，并且在所述第一控制輸入端處被施加有電壓的第二狀態(tài)下將所述信號與所述輸出端隔離。
在示例2中，示例I的第一晶體管的柵極被可選擇地連接到第一控制輸入端，示例I的第三晶體管的源極被可選擇地連接到第一控制輸入端。在示例3中，示例I至2中的任意一個或多個的開關(guān)設(shè)備被可選擇地配置為在所述信號輸入端處接收具有高于和低于地電勢的分量的模擬信號，并且在所述第一控制輸入端未被施加電壓的所述第一狀態(tài)下在所述輸出端處提供所述模擬信號而不在所述輸出端處對所述信號進行削波。
在示例4中，示例I至3中的任意一個或多個的開關(guān)設(shè)備被可選擇地配置為在未向所述開關(guān)設(shè)備加電的所述第一狀態(tài)下在所述輸出端處提供所述信號。在示例5中，示例I至4中的任意一個或多個的開關(guān)設(shè)備可選擇地包括所述第一控制輸入端，但是不包括単獨的電源輸入端。在示例6中，示例I至5中的任意ー個或多個的第一控制輸入端被可選擇地配置為接收負電壓以在所述第二狀態(tài)下將所述信號與所述輸出端隔離。在示例7中，示例I至6中的任意ー個或多個的第一控制輸入端被可選擇地配置為接收接地信號或浮動信號以在所述第一控制輸入端處未被施加電壓的第一狀態(tài)下在所述輸出端處提供所述信號。在示例8中，示例I至7中的任意一個或多個的第一晶體管可選擇地包括耗盡型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，示例I至7中的任意ー個或多個的第二晶體管 可選擇地包括增強型M0SFET，示例I至7中的任意ー個或多個的第三晶體管可選擇地包括結(jié)型場效應(yīng)晶體管(JFET)。在示例9中，示例I至8中的任意一個或多個的第一晶體管可選擇地包括第一 η溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，示例I至8中的任意ー個或多個的第二晶體管可選擇地包括第二 η溝道M0SFET，示例I至8中的任意ー個或多個的第三晶體管可選擇地包括η溝道結(jié)型場效應(yīng)晶體管(JFET)。在示例10中，示例I至9中的任意ー個或多個可選擇地包括第二控制輸入端，所述第二控制輸入端被配置為接收接地信號，示例I至9中的任意ー個或多個的第二晶體管的柵極被可選擇地連接到所述第二控制輸入端。在示例11中，示例I至10中的任意ー個或多個可選擇地包括第二控制輸入端，示例I至10中的任意ー個或多個的第二晶體管的柵極被可選擇地連接到所述第二控制輸入端，并且示例I至10中的任意ー個或多個的第一控制輸入端被可選擇地配置為接收負電壓，并且所述第二控制輸入端被配置為當(dāng)所述輸入信號的幅度超過所述第一控制輸入端相對于地電勢的幅度時接收正電壓以在所述第二狀態(tài)下將所述信號與所述輸出端隔離。在示例12中，示例I至11中的任意ー個或多個可選擇地包括第四晶體管，其包括柵極、漏極和源極，其中，所述第四晶體管的所述漏極被可選擇地連接到所述第一晶體管的所述柵極和所述第二晶體管的所述源極，其中，所述第四晶體管的所述源極被可選擇地連接到所述第一控制輸入端，并且其中，所述第四晶體管的所述柵極被可選擇地連接到所述第一控制輸入端。在示例13中，示例I至12中的任意一個或多個的第一晶體管可選擇地包括η溝道耗盡型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，示例I至12中的任意一個或多個的第ニ晶體管可選擇地包括η溝道增強型M0SFET，示例I至12中的任意ー個或多個的第三晶體管可選擇地包括η溝道結(jié)型場效應(yīng)晶體管(JFET)，并且示例I至12中的任意ー個或多個的第四晶體管可選擇地包括η溝道增強型M0SFET。在示例14中，示例I至13中的任意ー個或多個可選擇地包括在開關(guān)設(shè)備的信號輸入端處接收信號；在所述開關(guān)設(shè)備的第一控制輸入端處接收第一控制信號；在所述第一控制輸入端處未被施加電壓的第一狀態(tài)下向所述輸出端提供在所述信號輸入端處接收到的所述信號；以及在所述第一控制輸入端處被施加有電壓的第二狀態(tài)下將所述信號與所述輸出端隔離，其中，所述開關(guān)設(shè)備包括第一晶體管、第二晶體管和第三晶體管，所述晶體管中的每ー個包括柵極、漏極和源極，其中，所述第一晶體管的所述漏極被連接到所述信號輸入端，其中，所述第二晶體管的所述漏極被連接到所述第一晶體管的所述源極，其中，所述第二晶體管的所述源極被連接到所述第一晶體管的所述柵極，并且其中，所述第三晶體管的所述漏極被連接到所述信號輸入端，其中，所述第三晶體管的所述源極被連接到所述輸出端，并且其中，所述第三晶體管的所述柵極被連接到所述第一晶體管的所述源極和所述第二晶體管的所述漏扱。
在示例15中，示例I至14中的任意一個或多個的第一晶體管的柵極被可選擇地連接到所述第一控制輸入端，并且示例I至14中的任意ー個或多個的第三晶體管的源極被可選擇地連接到所述第一控制輸入端。在示例16中，示例I至15中的任意一個或多個的在信號輸入端處接收所述信號可選擇地包括在所述信號輸入端處接收具有高于和低于地電勢的分量的模擬信號，并且示例I至15中的任意一個或多個的在第一狀態(tài)下向所述輸出端處提供在所述信號輸入端處接收到的所述信號可選擇地包括在所述第一控制輸入端處未被施加電壓的所述第一狀態(tài)下在所述輸出端處提供所述模擬信號而不在所述輸出端處對所述信號進行削波。在示例17中，示例I至16中的任意一個或多個的在第一狀態(tài)下在所述輸出端處提供所述信號可選擇地包括不向所述開關(guān)設(shè)備加電。在示例18中，示例I至17中的任意一個或多個的在第一控制輸入端處接收第一控制信號可選擇地包括所述開關(guān)設(shè)備不接收單獨的電源。在示例19中，示例I至18中的任意一個或多個的在第一控制輸入端處接收第一控制信號可選擇地包括接收負電壓，并且示例I至18中的任意一個或多個的在第二狀態(tài)下將所述信號與所述輸出端隔離可選擇地包括響應(yīng)于在所述第一控制輸入端處接收到所述負電壓。在示例20中，示例I至19中的任意一個或多個的在第一控制輸入端處接收第一控制信號可選擇地包括接收接地信號或浮動信號，并且示例I至19中的任意ー個或多個的所述在所述第一狀態(tài)下向所述輸出端處提供在所述信號輸入端處接收到的所述信號可選擇地包括響應(yīng)于所述接收到所述接地信號或所述浮動信號。在示例21中，示例I至20中的任意一個或多個的第一晶體管可選擇地包括η溝道耗盡型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，示例I至20中的任意一個或多個的第ニ晶體管可選擇地包括η溝道增強型M0SFET，并且示例I至20中的任意ー個或多個的第三晶體管可選擇地包括η溝道結(jié)型場效應(yīng)晶體管(JFET)。在示例22中，示例I至21中的任意ー個或多個可選擇地包括在所述開關(guān)設(shè)備的第二控制輸入端處接收接地信號，其中，示例I至21中的任意ー個或多個的第二晶體管的柵極被可選擇地連接到所述第二控制輸入端。在示例23中，示例I至22中的任意ー個或多個可選擇地包括在所述開關(guān)設(shè)備的第二控制輸入端處接收正電壓，示例I至22中的任意ー個或多個的第二晶體管的柵極被可選擇地連接到所述第二控制輸入端，示例I至22中的任意一個或多個的在第一控制輸入端處接收第一控制信號可選擇地包括接收負電壓，以及示例I至22中的任意ー個或多個的在第二狀態(tài)下將所述信號與所述輸出端隔離可選擇地包括響應(yīng)于在所述第二控制輸入端處接收到所述正電壓且在所述第一控制輸入端處接收到所述第一控制信號。在示例24中，示例I至23中的任意一個或多個的開關(guān)設(shè)備可選擇地包括第四晶體管，所述第四晶體管包括柵極、漏極和源極，其中，所述第四晶體管的所述漏極被可選擇地連接到所述第一晶體管的所述柵極和所述第二晶體管的所述源極，所述第四晶體管的所述源極被可選擇地連接到所述第一控制輸入端，并且所述第四晶體管的所述柵極被可選擇地連接到所述第一控制輸入端。在示例25中，示例I至24中的任意一個或多個的第一晶體管可選擇地包括η溝道耗盡型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，示例I至24中的任意一個或多個的第ニ晶體管可選擇地包括η溝道增強型M0SFET，示例I至24中的任意ー個或多個的第三晶體管可選擇地包括η溝道結(jié)型場效應(yīng)晶體管(JFET)，并且示例I至24中的任意ー個或多個的第四晶體管可選擇地包括η溝道增強型M0SFET。在示例26中，一種系統(tǒng)或裝置可以包括用于執(zhí)行示例1-25的功能中的任意ー項 或多項功能的模塊或當(dāng)由機器執(zhí)行時使機器執(zhí)行示例I至25的功能中的任意ー項或多項功能的指令的機器可讀介質(zhì)，或者，該系統(tǒng)或裝置可以可選擇地與示例I至25中的任意一個或多個的任一部分或任意部分的組合相結(jié)合，以用于執(zhí)行示例1-25的功能中的任意一項或多項功能的模塊或當(dāng)由機器執(zhí)行時使機器執(zhí)行示例I至25的功能中的任意一項或多項功能的指令的機器可讀介質(zhì)。上述詳細說明書參照了附圖，附圖也是所述詳細說明書的一部分。附圖以圖解的方式顯示了可應(yīng)用本發(fā)明的具體實施例。這些實施例在本發(fā)明中被稱作“示例”。這些示例可包括除了所示或描述的元件以外的元件。然而，發(fā)明人還設(shè)想到其中僅提供示出或描述的那些元件的示例。此外，發(fā)明人還設(shè)想到針對本文所示的或所描述的特定示例(或其一個或多個方面)，或針對本文所示的或所描述的其它示例(或其ー個或多個方面)，使用所示或所描述的那些元件的任意組合或排列(或其ー個或多個方面)的示例。本發(fā)明所涉及的所有出版物、專利及專利文件全部作為本發(fā)明的參考內(nèi)容，盡管它們是分別加以參考的。如果本發(fā)明與參考文件之間存在用途差異，則將參考文件的用途視作本發(fā)明的用途的補充，若兩者之間存在不可調(diào)和的差異，則以本發(fā)明的用途為準。在本發(fā)明中，與專利文件通常使用的一祥，術(shù)語“一”或“某一”表示包括一個或多個，但其他情況或在使用“至少ー個”或“ー個或多個”時應(yīng)除外。在本發(fā)明中，除非另外指明，否則使用術(shù)語“或”指無排他性的或者，使得“Α或B”包括“Α但不是B”、“B但不是Α”以及“A和B”。在所附權(quán)利要求中，術(shù)語“包含”和“在其中”等同于各個術(shù)語“包括”和“其中”的通俗英語。同樣，在本文中，術(shù)語“包含”和“包括”是開放性的，即，系統(tǒng)、設(shè)備、物品或步驟包括除了權(quán)利要求中這種術(shù)語之后所列出的那些部件以外的部件的，依然視為落在該條權(quán)利要求的范圍之內(nèi)。而且，在下面的權(quán)利要求中，術(shù)語“第一”、“第二”和“第三”等僅僅用作標簽，并非對對象有數(shù)量要求。本文所述的方法示例至少部分可以是機器或計算機執(zhí)行的。一些示例可包括計算機可讀介質(zhì)或機器可讀介質(zhì)，其被編碼有可操作為將電子裝置配置為執(zhí)行如上述示例中所述的方法的指令。這些方法的實現(xiàn)可包括代碼，例如微代碼，匯編語言代碼，高級語言代碼等。該代碼可包括用于執(zhí)行各種方法的計算機可讀指令。所述代碼可構(gòu)成計算機程序產(chǎn)品的部分。此外，在一個示例中，所述代碼可例如在執(zhí)行期間或其它時間被有形地存儲在ー個或多個易失、非暫時或非易失性有形計算機可讀介質(zhì)上。這些有形計算機可讀介質(zhì)的示例包括但不限于，硬盤、移動磁盤、移動光盤(例如，壓縮光盤和數(shù)字視頻光盤)，磁帶，存儲卡或棒，隨機存取存儲器(RAM)，只讀存儲器(ROM)等。上述說明的作用在于解說而非限制。例如，上述示例(或示例的ー個或多個方面)可結(jié)合使用?？梢栽诶斫馍鲜稣f明書的基礎(chǔ)上，利用現(xiàn)有技術(shù)的某種常規(guī)技術(shù)來執(zhí)行其他實施例。遵照37C.F.R. § 1.72(b)的規(guī)定提供摘要，允許讀者快速確定本技術(shù)公開的性質(zhì)。提交本摘要時要理解的是該摘要不用于解釋或限制權(quán)利要求的范圍或意義。同樣，在上面的具體實施方式
中，各種特征可歸類成將本公開合理化。這不應(yīng)理解成未要求的公開特征對任何權(quán)利要求必不可少。相反，本發(fā)明的主題可在于的特征少于特定公開的實施例的所有特征。因此，下面的權(quán)利要求據(jù)此并入具體實施方式
中，每個權(quán)利要求均作為ー個單獨的 實施例，并且可設(shè)想到這些實施例可以在各種組合或排列中彼此結(jié)合。應(yīng)參看所附的權(quán)利要求，以及這些權(quán)利要求所享有的等同物的所有范圍，來確定本發(fā)明的范圍。
權(quán)利要求
1.ー種開關(guān)設(shè)備，具有信號輸入端、第一控制輸入端和輸出端，所述開關(guān)設(shè)備包括 第一晶體管，其包括柵極、漏極和源極，其中，所述第一晶體管的所述漏極被連接到所述信號輸入端； 第二晶體管，其包括柵極、漏極和源極，其中，所述第二晶體管的所述漏極被連接到所述第一晶體管的所述源極，并且其中，所述第二晶體管的所述源極被連接到所述第一晶體管的所述柵扱；以及 第三晶體管，其包括柵極、漏極和源極，其中，所述第三晶體管的所述漏極被連接到所述信號輸入端，其中，所述第三晶體管的所述源極被連接到所述輸出端，并且其中，所述第三晶體管的所述柵極被連接到所述第一晶體管的所述源極和所述第二晶體管的所述漏扱，其中，所述開關(guān)設(shè)備被配置為在所述信號輸入端處接收信號，在所述第一控制輸入端處未被施加電壓的第一狀態(tài)下在所述輸出端處提供所述信號，并且在所述第一控制輸入端處被施加有電壓的第二狀態(tài)下將所述信號與所述輸出端隔離。
2.根據(jù)權(quán)利要求I所述的開關(guān)設(shè)備，包括 第二控制輸入端，其被配置為接收接地信號， 其中，所述第一晶體管的所述柵極被連接到所述第一控制輸入端， 其中，所述第二晶體管的所述柵極被連接到所述第二控制輸入端，并且 其中，所述第三晶體管的所述源極被連接到所述第一控制輸入端。
3.根據(jù)權(quán)利要求I所述的開關(guān)設(shè)備，其中，所述開關(guān)設(shè)備被配置為在所述信號輸入端處接收具有高于和低于地電勢的分量的模擬信號，并且在所述第一控制輸入端處未被施加電壓的所述第一狀態(tài)下在所述輸出端處提供所述模擬信號而不在所述輸出端處對所述信號進行削波， 其中，所述開關(guān)設(shè)備被配置為在未向所述開關(guān)設(shè)備加電的所述第一狀態(tài)下在所述輸出端處提供所述信號，并且 其中，所述開關(guān)設(shè)備包括所述第一控制輸入端，但是不包括単獨的電源輸入端。
4.根據(jù)權(quán)利要求I所述的開關(guān)設(shè)備，其中，所述第一控制輸入端被配置為接收負電壓以在所述第二狀態(tài)下將所述信號與所述輸出端隔離，并且接收接地信號或浮動信號以在所述第一控制輸入端處未被施加電壓的所述第一狀態(tài)下在所述輸出端處提供所述信號。
5.根據(jù)權(quán)利要求I所述的開關(guān)設(shè)備，包括 第二控制輸入端， 其中，所述第二晶體管的所述柵極被連接到所述第二控制輸入端，并且其中，所述第一控制輸入端被配置為接收負電壓，并且所述第二控制輸入端被配置為當(dāng)所述輸入信號的幅度超過所述第一控制輸入端相對于地電勢的幅度時接收正電壓以在所述第二狀態(tài)下將所述信號與所述輸出端隔離。
6.根據(jù)權(quán)利要求I所述的開關(guān)設(shè)備，包括 第四晶體管，其包括柵極、漏極和源極，其中，所述第四晶體管的所述漏極被連接到所述第一晶體管的所述柵極和所述第二晶體管的所述源極，其中，所述第四晶體管的所述源極被連接到所述第一控制輸入端，并且其中，所述第四晶體管的所述柵極被連接到所述第一控制輸入端， 其中，所述第一晶體管包括η溝道耗盡型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，其中，所述第二晶體管包括第一 η溝道增強型MOSFET， 其中，所述第三晶體管包括η溝道結(jié)型場效應(yīng)晶體管(JFET)，并且 其中，所述第四晶體管包括第二 η溝道增強型MOSFET。
7.一種開關(guān)方法，包括 在開關(guān)設(shè)備的信號輸入端處接收信號； 在所述開關(guān)設(shè)備的第一控制輸入端處接收第一控制信號； 在所述第一控制輸入端處未被施加電壓的第一狀態(tài)下向所述輸出端提供在所述信號輸入端處接收到的所述信號；以及 在所述第一控制輸入端處被施加有電壓的第二狀態(tài)下將所述信號與所述輸出端隔離，其中，所述開關(guān)設(shè)備包括第一晶體管、第二晶體管和第三晶體管，每個晶體管包括柵極、漏極和源極， 其中，所述第一晶體管的所述漏極被連接到所述信號輸入端， 其中，所述第二晶體管的所述漏極被連接到所述第一晶體管的所述源極，其中，所述第ニ晶體管的所述源極被連接到所述第一晶體管的所述柵極，并且 其中，所述第三晶體管的所述漏極被連接到所述信號輸入端，其中，所述第三晶體管的所述源極被連接到所述輸出端，并且其中，所述第三晶體管的所述柵極被連接到所述第一晶體管的所述源極和所述第二晶體管的所述漏極。
8.根據(jù)權(quán)利要求7所述的開關(guān)方法，包括 在所述開關(guān)設(shè)備的第二控制輸入端處接收接地信號， 其中，所述第一晶體管的所述柵極被連接到所述第一控制輸入端， 其中，所述第二晶體管的所述柵極被連接到所述第二控制輸入端， 其中，所述第三晶體管的所述源極被連接到所述第一控制輸入端，并且其中，在第一控制輸入端處接收第一控制輸入信號包括所述開關(guān)設(shè)備不接收單獨的電源。
9.根據(jù)權(quán)利要求7所述的開關(guān)方法，其中，在信號輸入端處接收信號包括在所述信號輸入端處接收具有高于和低于地電勢的分量的模擬信號， 其中，在第一狀態(tài)下向所述輸出端提供在所述信號輸入端處接收到的所述信號包括在所述第一控制輸入端處未被施加電壓的所述第一狀態(tài)下在所述輸出端處提供所述模擬信號而不在所述輸出端處對所述信號進行削波，并且 其中，在所述第一狀態(tài)下在所述輸出端處提供所述信號包括不向所述開關(guān)設(shè)備加電。
10.根據(jù)權(quán)利要求7所述的開關(guān)方法，其中，在第一控制輸入端處接收第一控制信號包括接收負電壓， 其中，在第二狀態(tài)下將所述信號與所述輸出端隔離包括響應(yīng)于在所述第一控制輸入端處接收到所述負電壓， 其中，在第一控制輸入端處接收第一控制信號包括接收接地信號或浮動信號，并且其中，在第一狀態(tài)下向所述輸出端處提供在所述信號輸入端處接收到的所述信號包括響應(yīng)于所述接收到所述接地信號或所述浮動信號。
11.根據(jù)權(quán)利要求7所述的開關(guān)方法，包括 在所述開關(guān)設(shè)備的第二控制輸入端處接收正電壓，其中，所述第二晶體管的所述柵極被連接到所述第二控制輸入端， 其中，在第一控制輸入端處接收第一控制信號包括接收負電壓，并且其中，在第二狀態(tài)下將所述信號與所述輸出端隔離包括響應(yīng)于在所述第二控制輸入端處接收到所述正電壓且在所述第一控制輸入端處接收到所述第一控制信號。
12.根據(jù)權(quán)利要求7所述的開關(guān)方法，其中，所述開關(guān)設(shè)備包括第四晶體管，所述第四晶體管包括柵極、漏極和源扱， 其中，所述第四晶體管的所述漏極被連接到所述第一晶體管的所述柵極和所述第二晶體管的所述源極，其中，所述第四晶體管的所述源極被連接到所述第一控制輸入端，并且其中，所述第四晶體管的所述柵極被連接到所述第一控制輸入端， 其中，所述第一晶體管包括η溝道耗盡型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)， 其中，所述第二晶體管包括η溝道增強型M0SFET， 其中，所述第三晶體管包括η溝道結(jié)型場效應(yīng)晶體管(JFET)，并且 其中，所述第四晶體管包括η溝道增強型MOSFET。
全文摘要
除其它內(nèi)容之外，本文討論了無電可正常閉合的模擬開關(guān)及開關(guān)方法，開關(guān)設(shè)備和開關(guān)方法被配置為在信號輸入端處接收信號，在第一控制輸入端處未被施加電壓的第一狀態(tài)下在輸出端處提供信號，以及在第一控制輸入端處被施加有電壓的第二狀態(tài)下將信號與輸出端隔離。在一個示例中，開關(guān)設(shè)備可以包括第一晶體管、第二晶體管和第三晶體管，其中，第一晶體管的源極被連接到第二晶體管的漏極和第三晶體管的柵極，其中，信號輸入端被連接到第一晶體管的漏極和第三晶體管的漏極，并且其中，輸出端被連接到第三晶體管的源極。
文檔編號H03K17/687GK102694534SQ20121009206
公開日2012年9月26日 申請日期2012年3月23日 優(yōu)先權(quán)日2011年3月23日
發(fā)明者S·巴登, T·C·H·李 申請人:快捷半導(dǎo)體(蘇州)有限公司, 快捷半導(dǎo)體公司