一種多逆變器并聯(lián)發(fā)電的載波同步方法和裝置與流程

本發(fā)明創(chuàng)造涉及新能源發(fā)電領(lǐng)域，特別是一種多逆變器并聯(lián)發(fā)電的載波同步方法。對(duì)于本發(fā)明創(chuàng)造使用的方法，可以通過建立功能模塊，組合成功能模塊構(gòu)架，由存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中的計(jì)算機(jī)程序來實(shí)施。

背景技術(shù)：

如圖1所示，在逆變器中，cpu分別輸出pwm至各個(gè)開關(guān)管q1-q6、q1^'-q6^'的基極,通過pwm控制各個(gè)開關(guān)管的通斷從而實(shí)現(xiàn)逆變器的逆變過程。為提高效率和節(jié)省成本，通常將至少兩臺(tái)逆變器用副邊繞組雙分裂變壓器t代替原每個(gè)逆變器的輸出變壓器，從而組成圖1所示的并聯(lián)發(fā)電系統(tǒng)。

在圖1所示的并聯(lián)發(fā)電系統(tǒng)中，由于太陽能電池板邊框與地之間有較大的寄生電容c3，c4，輸出濾波電容c2在高頻工作下與地會(huì)產(chǎn)生寄生電容c5，且若變壓器制造工藝不一致則會(huì)引起的副邊繞組t1，t2之間耦合電容c6過大，此時(shí)在兩臺(tái)逆變器載波不同步的條件下，并聯(lián)發(fā)電系統(tǒng)會(huì)在c3-c6-c3’-gnd之間或者在c5-c6-c5’-gnd之間形成環(huán)流，其中前者會(huì)引起母線電壓虛高，mppt搜索不準(zhǔn)，而后者會(huì)引起輸出濾波電容c2電流過大，從而引起輸出濾波電容c2發(fā)熱嚴(yán)重甚至燒毀。

目前，要抑制并聯(lián)系統(tǒng)之間的環(huán)流，需要在并聯(lián)發(fā)電系統(tǒng)中外加復(fù)雜的主從控制架構(gòu)，且需要加入載波同步信號(hào)線，其工作過程為主機(jī)固定載波周期并通過載波同步信號(hào)線發(fā)出固定高頻的方波，從機(jī)根據(jù)方波調(diào)整自身載波周期，使主從機(jī)之間的載波同步。

然，由于該方法需要前期預(yù)留載波同步功能且需要增加復(fù)雜的硬件，而很多舊一代的逆變器在設(shè)計(jì)前期一般不會(huì)預(yù)留載波同步功能（即載波同步控制信號(hào)線），因此該方法不能應(yīng)用在舊一代的逆變器身上。

技術(shù)實(shí)現(xiàn)要素：

為了改善現(xiàn)有技術(shù)中的不足，本發(fā)明提出一種多逆變器并聯(lián)發(fā)電的載波同步方法和裝置，無需外加復(fù)雜的主從控制架構(gòu)，即可實(shí)現(xiàn)兩臺(tái)逆變器之間的載波同步，改善兩臺(tái)逆變器之間的環(huán)流問題。

為實(shí)現(xiàn)上述目的，本發(fā)明創(chuàng)造提供以下技術(shù)方案：

提供一種多逆變器并聯(lián)發(fā)電的載波同步方法，包括載波同頻步驟,使逆變器c1的載波頻率和相并聯(lián)的其他逆變器的載波頻率相同，還包括載波調(diào)整步驟：若逆變器c1輸出的載波在相位上滯后于電網(wǎng)波形，則縮短其載波周期，即加快其載波頻率；若逆變器c1輸出的載波在相位上超前于電網(wǎng)波形，則延長其載波周期，即減慢其載波頻率。

進(jìn)一步地，包括相位判斷步驟：根據(jù)從電網(wǎng)過零點(diǎn)的發(fā)生時(shí)刻t0到隨后首個(gè)載波峰值的發(fā)生時(shí)刻t1所用的時(shí)長t1與載波周期之間的關(guān)系，來判斷載波在相位上是滯后于電網(wǎng)波形還是超前于電網(wǎng)波形。

進(jìn)一步地，相位判斷步驟判斷的方式是判斷從電網(wǎng)過零點(diǎn)的發(fā)生時(shí)刻t0到隨后首個(gè)載波峰值的發(fā)生時(shí)刻t1所用的時(shí)長t1是否小于載波周期的一半，若是則判斷載波在相位上滯后于電網(wǎng)波形，若否則判斷載波在相位上超前于電網(wǎng)波形。

進(jìn)一步地，包括捕獲步驟：采集用電網(wǎng)波形比較所生成的方波的上升沿，以得到所述電網(wǎng)過零點(diǎn)的發(fā)生時(shí)刻t0。

進(jìn)一步地，包括捕獲計(jì)時(shí)步驟：在捕獲中斷的過程中從電網(wǎng)過零點(diǎn)的發(fā)生時(shí)刻t0開始計(jì)時(shí)，在電網(wǎng)過零點(diǎn)后的首個(gè)pwm中斷的過程中讀取此時(shí)的計(jì)時(shí)值tsctr，則tsctr為所述時(shí)長t1。

進(jìn)一步地，包括增量設(shè)置步驟：對(duì)pwm周期寄存器值tbprd進(jìn)行加法操作以延長載波周期，對(duì)pwm周期寄存器值tbprd進(jìn)行減法操作以縮短載波周期。

進(jìn)一步地，包括增量設(shè)置步驟：根據(jù)從電網(wǎng)過零點(diǎn)的發(fā)生時(shí)刻t0到隨后首個(gè)載波峰值的發(fā)生時(shí)刻t1所用的時(shí)長t1來設(shè)置載波周期的增量delatt，時(shí)長t1小于載波周期的一半時(shí)，時(shí)長t1與delatt正相關(guān)；時(shí)長t1大于載波周期的一半時(shí)，時(shí)長t1與delatt負(fù)相關(guān)。

進(jìn)一步地，包括頻率計(jì)算步驟：根據(jù)電網(wǎng)波形的電網(wǎng)頻率來計(jì)算pwm的載波頻率，根據(jù)載波頻率計(jì)算pwm周期寄存器值tbprd。

還提供一種多逆變器并聯(lián)發(fā)電的載波同步裝置，包括載波同頻裝置，其使逆變器c1的載波頻率和其他逆變器的載波頻率相同，其特征在于：還包括載波調(diào)整裝置，其若逆變器c1輸出的載波在相位上滯后于電網(wǎng)波形，則縮短其載波周期，即加快其載波頻率；若逆變器c1輸出的載波在相位上超前于電網(wǎng)波形，則延長其載波周期，即減慢其載波頻率。

進(jìn)一步地，包括相位判斷裝置，其根據(jù)從電網(wǎng)過零點(diǎn)的發(fā)生時(shí)刻t0到隨后首個(gè)載波峰值的發(fā)生時(shí)刻t1所用的時(shí)長t1與載波周期之間的關(guān)系，來判斷載波在相位上是滯后于電網(wǎng)波形還是超前于電網(wǎng)波形。

進(jìn)一步地，相位判斷裝置判斷的方式是判斷從電網(wǎng)過零點(diǎn)的發(fā)生時(shí)刻t0到隨后首個(gè)載波峰值的發(fā)生時(shí)刻t1所用的時(shí)長t1是否小于載波周期的一半，若是則判斷載波在相位上滯后于電網(wǎng)波形，若否則判斷載波在相位上超前于電網(wǎng)波形。

進(jìn)一步地，包括捕獲裝置，其采集用電網(wǎng)波形比較所生成的方波的上升沿，以得到所述電網(wǎng)過零點(diǎn)的發(fā)生時(shí)刻t0。

進(jìn)一步地，包括捕獲計(jì)時(shí)裝置和pwm讀取裝置，捕獲計(jì)時(shí)裝置在捕獲中斷的過程中從電網(wǎng)過零點(diǎn)的發(fā)生時(shí)刻t0開始計(jì)時(shí)，pwm讀取裝置在電網(wǎng)過零點(diǎn)后的首個(gè)pwm中斷的過程中讀取此時(shí)的計(jì)時(shí)值tsctr，則tsctr為所述時(shí)長t1。

進(jìn)一步地，載波調(diào)整裝置包括寄存器值變化裝置，其對(duì)pwm周期寄存器值tbprd進(jìn)行加法操作以延長載波周期，對(duì)pwm周期寄存器值tbprd進(jìn)行減法操作以縮短載波周期。

進(jìn)一步地，包括增量設(shè)置裝置，其根據(jù)從電網(wǎng)過零點(diǎn)的發(fā)生時(shí)刻t0到隨后首個(gè)載波峰值的發(fā)生時(shí)刻t1所用的時(shí)長t1來設(shè)置載波周期的增量delatt，時(shí)長t1小于載波周期的一半時(shí)，時(shí)長t1與delatt正相關(guān)；時(shí)長t1大于載波周期的一半時(shí)，時(shí)長t1與delatt負(fù)相關(guān)。

進(jìn)一步地，包括頻率計(jì)算裝置，其根據(jù)電網(wǎng)波形的電網(wǎng)頻率來計(jì)算pwm的載波頻率，根據(jù)載波頻率計(jì)算pwm周期寄存器值tbprd。

在本發(fā)明創(chuàng)造中，假設(shè)逆變器有兩個(gè)，其中一個(gè)逆變器通過對(duì)比判斷出：在相位上其pwm中斷時(shí)刻所處的位置位于電網(wǎng)波形過零點(diǎn)的左側(cè)，另一個(gè)逆變器通過對(duì)比判斷出：在相位上其pwm中斷時(shí)刻所處的位置位于電網(wǎng)波形過零點(diǎn)的右側(cè)，由于，pwm中斷時(shí)刻在過零點(diǎn)右側(cè)的表示其在相位上是“滯后者”，pwm中斷時(shí)刻在過零點(diǎn)左側(cè)的表示其在相位上是“超前者”，那么“滯后者”就縮短其載波周期（加快其載波頻率），使其pwm中斷時(shí)刻在相位上向左移動(dòng)，以“追上再超越”“超前者”，而“超前者”則延長其載波周期（減慢其載波頻率），使其pwm中斷時(shí)刻在相位上向右移動(dòng)，以“等待”“滯后者”，由于在電氣應(yīng)用中允許有誤差的存在，此時(shí)僅需控制“超前者”和“滯后者”的載波周期的增量大小，保證在一個(gè)電網(wǎng)周期內(nèi)，不管是在相位上還是在頻率上，“超前者”和“滯后者”之間的大部分差距均在誤差允許范圍內(nèi)，則可視為實(shí)現(xiàn)兩個(gè)逆變器之間的載波達(dá)到工程意義上的同頻同相，即達(dá)到載波同步。與現(xiàn)有技術(shù)相比，本發(fā)明創(chuàng)造無需外加傳統(tǒng)中復(fù)雜的主從控制架構(gòu)，也可實(shí)現(xiàn)兩臺(tái)逆變器之間的載波同步，改善兩臺(tái)逆變器之間的環(huán)流問題。

附圖說明

圖1為現(xiàn)有技術(shù)的并聯(lián)發(fā)電系統(tǒng)的電路圖。

圖2為本發(fā)明創(chuàng)造的載波同步方法運(yùn)行時(shí)的波形示意圖。

具體地，圖2中的a波形為電網(wǎng)a相電的模擬電壓，b波形為模擬電壓比較出來的方波，c波形為捕獲寄存器的累計(jì)波形，d波形為分別在過零點(diǎn)左側(cè)和右側(cè)的載波波形。

圖3為載波波形的校正過程的示意圖。

圖4為本方法運(yùn)行的流程圖。

具體實(shí)施方式

參考圖2，為了實(shí)現(xiàn)并聯(lián)發(fā)電系統(tǒng)的載波同步，本發(fā)明創(chuàng)造在硬件上無需外加復(fù)雜的主從控制架構(gòu)，僅需在圖1所示的并聯(lián)發(fā)電系統(tǒng)中外加一個(gè)比較器即可。具體地，將一路逆變器稱為c1，c1的控制器稱為cpu_1，另一路逆變器稱為c2，c2的控制器稱為cpu_2，則cpu_1和cpu_2的捕獲引腳均通過同一個(gè)外加的比較器與變壓器的a相電線輸入端ain電連接，此時(shí)比較器將將a相電線輸入端ain處的電網(wǎng)波形（即圖2的a波形）轉(zhuǎn)變成方波（即圖2的b波形）并傳輸給各個(gè)cpu，方波的上升沿即為電網(wǎng)的過零點(diǎn)所在位置。

由于cpu_1和cpu_2的工作過程基本相同，下文僅對(duì)cpu_1進(jìn)行描述，而不再對(duì)cpu_2進(jìn)行贅述。

參考圖4，本系統(tǒng)在工作時(shí)，cpu_1設(shè)置并啟動(dòng)其內(nèi)部的捕獲寄存器，當(dāng)捕獲引腳接收到方波的上升沿（即為電網(wǎng)電壓過零點(diǎn)）時(shí)，cpu_1進(jìn)入捕獲中斷ecap_int。如圖2中的c波形所示，在捕獲中斷的進(jìn)程中，cpu_1先讀取在上個(gè)方波周期中捕獲中斷寄存器累計(jì)的計(jì)數(shù)值tsctr，然后對(duì)捕獲標(biāo)志位ecap_flag置1，并重新累計(jì)tsctr。每一次進(jìn)入捕獲中斷ecap_int，cpu_1均讀取tsctr，然后根據(jù)tsctr來實(shí)時(shí)計(jì)算電網(wǎng)頻率。通過捕獲寄存器對(duì)電網(wǎng)a相電進(jìn)行周期計(jì)時(shí)，從而實(shí)時(shí)獲知電網(wǎng)頻率。

cpu_1算出電網(wǎng)頻率后，用電網(wǎng)頻率乘以pwm的載波比從而計(jì)算出pwm的載波頻率，具體地，為適應(yīng)電網(wǎng)頻率變化的情況，各個(gè)逆變器發(fā)波均采用固定調(diào)制比方式，即載波頻率=電網(wǎng)頻率*載波比，假設(shè)算得的電網(wǎng)頻率為50hz，固定設(shè)置的載波比為60，則載波頻率=50*60=3000。由于cpu_1和cpu_2從同個(gè)比較器輸出端獲取信號(hào)，因此cpu_1和cpu_2計(jì)得相同電網(wǎng)頻率相同，cpu_1和cpu_2根據(jù)電網(wǎng)頻率計(jì)算出的載波頻率也是相同的。

cpu_1算出載波頻率后，根據(jù)載波頻率計(jì)算pwm周期寄存器值tbprd，將tbprd寫入pwm周期寄存器，然后啟動(dòng)pwm。pwm被啟動(dòng)后，pwm周期寄存器會(huì)從零開始累計(jì)，累計(jì)到tbprd時(shí)pwm周期寄存器發(fā)生溢出從而觸發(fā)pwm中斷，pwm中斷被觸發(fā)時(shí)載波升至峰值。

在pwm中斷進(jìn)程中，cpu_1若檢測(cè)到ecap_flag為0則退出中斷，否則將ecap_flag清零，然后從捕獲中斷寄存器中讀取此時(shí)的tsctr（即從電網(wǎng)過零點(diǎn)的發(fā)生時(shí)刻t0t0到隨后首個(gè)載波峰值的發(fā)生時(shí)刻t1所用的時(shí)長t1），將tsctr與tbprd進(jìn)行比較，從而判斷pwm中斷時(shí)刻是在電網(wǎng)過零點(diǎn)的左側(cè)還是右側(cè)。例如：

如圖2中的d波形所示，其中三角波d1、d2分別表示cpu_1輸出的載波的兩種狀態(tài)。假設(shè)捕獲寄存器的時(shí)鐘和pwm寄存器的時(shí)鐘一致，則：

在載波d1中，當(dāng)波形上升至峰值點(diǎn)pwm_int1處時(shí)，pwm周期寄存器發(fā)生溢出，cpu_1進(jìn)入pwm中斷。在pwm中斷進(jìn)程中，由于是過零點(diǎn)后的第一次pwm中斷（cpu_1會(huì)在過零點(diǎn)時(shí)觸發(fā)的捕獲中斷ecap_int中將ecap_flag置1，而在pwm中斷中將ecap_flag清零），cpu_1會(huì)檢測(cè)到ecap_flag為1從而繼續(xù)執(zhí)行pwm中斷，此時(shí)，cpu_1從捕獲中斷寄存器中讀取tsctr1，然后將tsctr1與tbprd進(jìn)行比較得出0≤tsctr1≤tbprd，則cpu_1判斷pwm中斷時(shí)刻pwm_int1在電網(wǎng)過零點(diǎn)的右側(cè)。

在載波d2中，當(dāng)波形上升至峰值點(diǎn)pwm_int2_1處時(shí)，pwm周期寄存器發(fā)生溢出，cpu_1進(jìn)入pwm中斷。此時(shí)cpu_1在運(yùn)行pwm中斷的進(jìn)程中，由于并非是過零點(diǎn)后的第一次pwm中斷，ecap_flag已經(jīng)被在此之前的pwm中斷清零，因此cpu_1會(huì)檢測(cè)到ecap_flag為0從而退出pwm中斷。而當(dāng)波形上升至峰值點(diǎn)pwm_int2_2處時(shí)，cpu_1再次進(jìn)入pwm中斷，此時(shí)檢測(cè)到ecap_flag為1，cpu_1從捕獲中斷寄存器中讀取此時(shí)的tsctr2，然后將tsctr2與tbprd進(jìn)行比較得出tbprd≤tsctr2≤2*tbprd，則cpu_1判斷pwm中斷時(shí)刻pwm_int2在電網(wǎng)過零點(diǎn)的左側(cè)。

參考圖3，為使cpu_1和cpu_2的載波同相，只需約定各個(gè)cpu的pwm中斷時(shí)刻與電網(wǎng)過零點(diǎn)對(duì)齊（在誤差允許的范圍內(nèi)即可視為對(duì)齊）。例如，假設(shè)cpu_1的pwm中斷時(shí)刻在過零點(diǎn)右側(cè)，如pwm_int3，由于坐標(biāo)系的橫坐標(biāo)為時(shí)間，pwm_int3在過零點(diǎn)右側(cè)則相當(dāng)于其在相位上是“滯后者”，假設(shè)cpu_2的pwm中斷時(shí)刻pwm_int在過零點(diǎn)左側(cè)，如pwm_int4，則相當(dāng)于其在相位上是“超前者”。此時(shí)，可對(duì)cpu_1的pwm周期寄存器值tbprd減去一次deltat的絕對(duì)值（同一個(gè)pwm中斷中僅減一次），使cpu_1輸出的載波的周期縮短，pwm_int3在相位上向左移動(dòng)，相當(dāng)于“滯后者”縮短其載波周期，加快其載波頻率，以“追上再超越”“超前者”。而對(duì)cpu_2的pwm周期寄存器值tbprd加上一次deltat的絕對(duì)值（同一個(gè)pwm中斷中僅加一次），使cpu_2輸出的載波的周期延長，pwm_int4在相位上向右移動(dòng)，相當(dāng)于“超前者”延長其載波周期，減慢其載波頻率，以“等待”“滯后者”，由于在電氣應(yīng)用中允許有誤差的存在，此時(shí)僅需控制deltat的大小，保證在一個(gè)電網(wǎng)周期內(nèi)，不管是在相位上還是在頻率上，“超前者”和“滯后者”之間的大部分差距d均在誤差允許范圍內(nèi)，則可視為實(shí)現(xiàn)cpu_1和cpu_2的載波達(dá)到工程意義上的同頻同相，即達(dá)到載波同步，從而改善兩個(gè)逆變器之間的環(huán)流問題。

其中，為兼容載波同步的速度和載波同步的可靠性，deltat的選取原則以最小單位為基準(zhǔn)，其控制流程如圖3所示，當(dāng)檢測(cè)到0≤tsctr≤tbprd，則進(jìn)一步判斷tsctr是處于0≤tsctr≤0.5*tbprd區(qū)域還是處于0.5*tbprd≤tsctr≤tbprd區(qū)域，從而選取deltat是等于1還是等于2。當(dāng)檢測(cè)到tbprd≤tsctr≤2*tbprd，則進(jìn)一步判斷tsctr是處于tbprd≤tsctr≤1.5*tbprd區(qū)域還是處于1.5*tbprd≤tsctr≤2*tbprd區(qū)域，從而選取deltat是等于-1還是等于-2。

進(jìn)一步地，由于變壓器繞組t1-t之間的相位差不同于變壓器繞組t2-t之間的相位差，使變壓器輸出端（即電網(wǎng)電壓）和捕獲中斷ecap_int存在相位差deltad，因而上述步驟只能保證pwm_int3和pwm_int4有固定相位差0~deltad，所以還需要對(duì)該相位差進(jìn)行補(bǔ)償，其補(bǔ)償范圍為0°~360°，對(duì)應(yīng)要寫入cpu里的相位補(bǔ)償值tcmp范圍為0~8333*2。由于實(shí)際應(yīng)用中無法具體測(cè)量deltad值，且各逆變器輸出的載波同步時(shí)逆變器之間的環(huán)流最小，因此在相位補(bǔ)償值tcmp整定過程中，可通過實(shí)時(shí)測(cè)量流過電容c2或電容c2’的電流i,當(dāng)i最小時(shí)，可認(rèn)為tcmp為合適的相位補(bǔ)償值。獲得相位補(bǔ)償值tcmp后，可在判斷pwm中斷時(shí)刻是在電網(wǎng)過零點(diǎn)的左側(cè)還是右側(cè)時(shí)，在判斷條件中加入相位補(bǔ)償值tcmp，使得判斷的基準(zhǔn)產(chǎn)生偏移以彌補(bǔ)由于變壓器輸出端和捕獲中斷ecap_int存在相位差所帶來的誤差。參考圖4，具體地，加入相位補(bǔ)償值tcmp后的判斷條件變?yōu)椋喝魌cmp≤tsctr≤（0.5*tbprd）+tcmp，則表示pwm中斷時(shí)刻在電網(wǎng)過零點(diǎn)的右側(cè)，此時(shí)將deltat設(shè)為1；若（0.5*tbprd）+tcmp≤tsctr≤tbprd+tcmp，則表示pwm中斷時(shí)刻在電網(wǎng)過零點(diǎn)的右側(cè)，此時(shí)將deltat設(shè)為2；若tbprd+tcmp≤tsctr≤（1.5*tbprd）+tcmp，則表示pwm中斷時(shí)刻在電網(wǎng)過零點(diǎn)的左側(cè)，此時(shí)將deltat設(shè)為-1；若（1.5*tbprd）+tcmp≤tsctr≤（2*tbprd）+tcmp，則表示pwm中斷時(shí)刻在電網(wǎng)過零點(diǎn)的左側(cè)，此時(shí)將deltat設(shè)為-2。

通過上述的方法，很好實(shí)現(xiàn)各個(gè)逆變器之間的載波同步，減小各個(gè)逆變器間的差模環(huán)流。

需要說明的是，cpu每一次進(jìn)入其捕獲中斷ecap_int中時(shí)，都會(huì)重新檢測(cè)其pwm_int是在過零點(diǎn)的左側(cè)還是右側(cè)，然后重新在相位上移動(dòng)。此外，應(yīng)當(dāng)理解的是，cpu_1和cpu_2的捕獲引腳除了電連接同一個(gè)比較器外，也可以是cpu_1和cpu_2的捕獲引腳分別電連接不同的比較器。同理，比較器的連接方式也不局限于與變壓器的a相電線輸入端ain電連接。

對(duì)于本發(fā)明創(chuàng)造使用的方法，可以通過建立功能模塊，組合成功能模塊構(gòu)架，由存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中的計(jì)算機(jī)程序來實(shí)施。

最后，以上實(shí)施例僅用以說明本發(fā)明創(chuàng)造的技術(shù)方案，而非對(duì)本發(fā)明創(chuàng)造保護(hù)范圍的限制，盡管參照較佳實(shí)施例對(duì)本發(fā)明創(chuàng)造作了詳細(xì)地說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明創(chuàng)造的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明創(chuàng)造技術(shù)方案的實(shí)質(zhì)和范圍。