專利名稱：一種延時供電電路、供電延時的方法及升壓系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及電子領域，尤其涉及一種延時供電電路、供電延時的方法及升壓系統(tǒng)。
背景技術：
一般的升壓芯片具有Vin電源輸入和EN使能兩個管腳。在實際使用中，部分經(jīng)典的升壓芯片只有Vin管腳，沒有單獨的EN管腳。從功能上來說，Vin管腳達到芯片的識別水平后，升壓芯片即開始工作，也就是兩個管腳合二為一。在實際使用中，升壓芯片的Vin管腳的輸入電壓并不是立即達到需要的電壓，而是需要一定的爬坡時間，而在這個時間段內(nèi)升壓芯片的輸入電壓實際上并沒有達到所要求 的電壓。在傳統(tǒng)的升壓電路中，如果在升壓爬坡期內(nèi)升壓芯片開始工作，則會導致升壓芯片第6管腳(驅(qū)動引腳)連接的外圍電路中的開關MOS管導通到地，從而輸入電壓會被拉低，達不到升壓目的。
發(fā)明內(nèi)容
本發(fā)明的實施例提供一種延時供電電路、供電延時方法及升壓系統(tǒng)，可以使得不具備使能管腳的升壓芯片在輸入的電源電壓升壓爬坡期結(jié)束后進入工作狀態(tài)，保證了升壓芯片的升壓作用。為達到上述目的，本發(fā)明的實施例采用如下技術方案第一方面，提供一種延時供電電路，包括控制單元和延時供電單元,其中，所述控制單元，包括第一控制端口，通過所述第一控制端口與所述延時供電單元連接，用于控制所述延時供電單元開啟或關閉；所述延時供電單元，包括第二控制端口、輸出端口和電源輸入端口，所述第二控制端口連接所述第一控制端口，所述電源輸入端口連接電源，所述輸出端口連接升壓芯片的輸入端，用于在所述電源電壓升壓爬坡期結(jié)束并接收到所述控制單元的開啟信號后輸出所述電源的穩(wěn)定電壓至升壓芯片。在第一種可能的實現(xiàn)方式中，結(jié)合第一方面，所述控制單兀包括信號發(fā)生模塊、第一開關模塊，其中所述信號發(fā)生模塊包括信號輸出端用于輸出高電平或者低電平；所述第一開關模塊包括第一晶體管和第一二極管，其中，所述第一晶體管的源極與所述第一二極管的正極相連，所述第一晶體管的漏極與所述第一二極管的負極相連，所述第一晶體管的柵極與所述信號發(fā)生模塊的信號輸出端相連且用于接收所述信號發(fā)生模塊提供的高電平或者低電平；所述第一二極管的正極接地，所述第一二極管的負極與所述第一開關模塊的第一極相連，所述第一開關模塊的第二極與所述第一控制端口相連。在第二種可能的實現(xiàn)方式中，結(jié)合第一方面，所述控制單元還包括第一電阻，所述第一電阻的第二極與所述第一晶體管的柵極相連，所述第一電阻的第二極接地。
在第三種可能的實現(xiàn)方式中，結(jié)合第一方面、第一種可能的實現(xiàn)方式和第二種可能的實現(xiàn)方式，所述延時供電單元包括第二電阻、第三電阻、第二開關模塊，其中所述第二開關模塊由第二晶體管和第二二極管構(gòu)成，其中，所述第二晶體管的源極與所述第二二極管的負極相連，所述第二晶體管的漏極與所述第二二極管的正極相連，所述第二二極管的正極與所述輸出端口相連；所述第二電阻的第一極與所述第二控制端口相連，所述第二電阻的第二極與所述第二晶體管的柵極相連；所述第三電阻的第一極與所述第二電阻的第二極相連，所述第三電阻的第二極與所述第二晶體管的源極和所述電源輸入端口相連；其中所述第二電阻和所述第三電阻的分壓作用，能夠使得通過所述電源輸入端口提供的電壓將所述第二晶體管導通。在第四種可能的實現(xiàn)方式中，結(jié)合第三種可能的實現(xiàn)方式，所述延時供電單元還包括電容，其中所述電容的第一極與所述輸出端口相連，所述電容的第二極接地。第二方面，提供一種供電延時的方法，包括在電源電壓升壓爬坡期結(jié)束后，通過控制單元向延時供電單元發(fā)送開啟信號以開啟所述延時供電單元； 通過所述延時供電單元輸出所述電源的穩(wěn)定電壓至升壓芯片。第三方面，提供一種升壓系統(tǒng)，包括延時供電電路和升壓芯片，其中所述延時供電電路為第一方面提供的任一延時供電電路，所述升壓芯片的VIN電源輸入管腳與所述供電電路的所述延時供電單元的所述輸出端口相連。本發(fā)明實施例提供的延時供電電路、供電延時的方法及升壓系統(tǒng)，通過控制單元和延時供電單元控制電源電壓在升壓爬坡期結(jié)束后輸入至升壓芯片，可以使得不具備使能管腳的升壓芯片在輸入的電源電壓升壓爬坡期結(jié)束后進入工作狀態(tài)，保證了升壓芯片的升壓作用。
為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為本發(fā)明的實施例提供的一種延時供電電路的結(jié)構(gòu)示意圖；圖2為本發(fā)明的另一實施例提供的一種延時供電電路的結(jié)構(gòu)示意圖；圖3為本發(fā)明的實施例提供的一種供電延時的方法流程示意圖；圖4為本發(fā)明的實施例提供的一種升壓系統(tǒng)的電路結(jié)構(gòu)示意圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。本發(fā)明的實施例提供一種延時供電電路，如圖I所示，包括控制單元I，包括第一控制端口 COl，通過第一控制端口 COl與延時供電單元2連接，用于控制延時供電單元開啟或關閉。延時供電單元2，包括第二控制端口 C02、輸出端口 OPl和電源輸入端口 IN，該第二控制端口 C02連接第一控制端口 COl，電源輸入端口 IN連接電源，輸出端口 OPl連接升壓芯片的輸入端，用于在電源電壓升壓爬坡期結(jié)束并接收到控制單元I的開啟信號后輸出該電源的穩(wěn)定電壓至升壓芯片。具體的，通常電源電壓輸入升壓芯片時，此時的電源電壓并不是升壓芯片工作所需的穩(wěn)定電壓，該電源電壓需要經(jīng)過一定的時間段增大到升壓芯片所需的穩(wěn)定電壓，該一 定的時間段即為電源電壓升壓爬坡期。本發(fā)明實施例提供的延時供電電路，通過控制單元和延時供電單元控制電源電壓在升壓爬坡期結(jié)束后輸入至升壓芯片，可以使得不具備使能管腳的升壓芯片在輸入的電源電壓升壓爬坡期結(jié)束后進入工作狀態(tài)，保證了升壓芯片的升壓作用。本發(fā)明的實施例提供一種延時供電電路，參照圖2所示，該電路的控制單元I包括信號發(fā)生模塊SG和第一開關模塊SWl,其中具體的參照圖2所示，信號發(fā)生模塊SG包括信號輸出端0P2用于輸出高電平或者低電平。第一開關模塊SWl包括第一晶體管Ml和第一二極管Dl，其中，第一晶體管Ml的源極與第一二極管Dl的正極相連，第一晶體管Ml的漏極與第一二極管Dl的負極相連，第一晶體管Ml的柵極與信號發(fā)生模塊SG的信號輸出端0P2相連用于接收信號發(fā)生模塊SG提供的高電平或者低電平；第一二極管Dl的正極接地，第一二極管Dl的負極與第一控制端口COl相連。進一步的，該電路的控制單元I還包括第一電阻R1，該第一電阻Rl的第一極與第一晶體管Ml的柵極相連，第一電阻Rl的第二極接地。具體的，第一電阻可以起到分流的作用，用以保護第一晶體管M1，防止輸入第一晶體管Ml的電流過大，從而導致第一晶體管Ml損壞。同時，第一二極管對第一晶體管有保護作用，當升壓電路產(chǎn)生反向感生電壓時，可以通過第一二極管導出，從而不會擊穿第一晶體管。同時，參照圖2所示，該電路的延時供電單元2包括第二電阻R2、第三電阻R3和第二開關模塊SW2，其中第二開關模塊SW2由第二晶體管M2和第二二極管D2構(gòu)成，其中，第二晶體管M2的源極與第二二極管D2的負極相連，第二晶體管M2的漏極與第二二極管D2的正極相連，第二二極管D2的正極與輸出端口 OPl相連。第二電阻R2的第一極與第二控制端口 C02相連，第二電阻R2的第二極與第二晶體管M2的柵極相連。第三電阻R3的第一極與第二電阻R2的第二極相連，第三電阻R3的第二極與第二晶體管M2的源極和電源輸入端口 IN相連。
其中第二電阻R2和第三電阻R3的分壓作用，能夠使得通過電源輸入端口 IN提供的電壓將第二晶體管M2導通。其中，第二二極管對第二晶體管有保護作用，當升壓電路產(chǎn)生反向感生電壓時，可以通過第二二極管導出，從而不會擊穿第二晶體管。第二電阻R2和第三電阻R3的阻值可以根據(jù)所提供的電源電壓及第二晶體管M2的閾值電壓進行調(diào)整。例如在該實施例中，第二電阻R2的阻值為47ΚΩ，第三電阻R3的阻值為IOK Ω，電源提供+12V電壓。此時，經(jīng)計算第二晶體管M2的柵極輸入電壓為7. 8V，因此柵極電壓小于電源提供的電壓12V，第二晶體管M2導通。進一步的，該延時供電單元2還包括電容C，該電容C的第一極與輸出端口 OPl相連，該電容C的第二極接地。其中電容C起到穩(wěn)壓作用，保證輸入升壓芯片的電壓穩(wěn)定在一定的范圍，避免電壓不穩(wěn)定對升壓芯片造成的沖擊。本發(fā)明實施例中的晶體管優(yōu)選的為金屬氧化物半導體(metaloxidsemiconductor,簡稱M0S)場效應晶體管，以下以MOS管為例進行說明。當升壓芯片中的輸入電壓處于升壓爬坡期時，信號發(fā)生模塊SG給出低電平，從而升壓芯片不工作。當升壓芯片中輸入電壓達到升壓芯片工作需要的電壓后，信號發(fā)生模塊SG提供高電平，使得第一晶體管Ml的柵極電壓高于接地的第一晶體管Ml的源極電壓，因為此第一晶體管Ml為N溝道增強型MOS管，所以此時第一晶體管Ml的漏極和源極達到導通的條件，第一晶體管Ml導通。此時，所提供的電壓通過第二電阻和第三電阻的分壓作用使得第二晶體管M2的柵極的電壓小于第二晶體管M2的源極的電壓，因為第二晶體管M2為P溝道增強型MOS管，所以第二晶體管M2達到柵極和源極導通的條件，第二 MOS型場效應管M2導通。所提供的電壓可以通過升壓芯片的VIN管腳直接供給升壓芯片，使得升壓芯片開始工作。本發(fā)明實施例中的信號發(fā)生模塊SG優(yōu)選采用D⑶C電源模塊，其中，D⑶C電源模塊的使能端EN通過與單片機的IO輸入輸出口相連從而提供高電平或者低電平，當通過單片機輸出的DCDC電源模塊使能端EN輸出電平為高電平時，此時驅(qū)動升壓芯片開始工作，當通過單片機輸出的DCDC電源模塊使能端輸出電平為低電平時，此時升壓芯片停止工作。此外DCDC電源模塊可以為與本發(fā)明實施例的電源輸入端口 IN提供電源一體化設計，可以直接在控制DCDC電源模塊的單片機中設置該高電平或者低電平的輸入輸出周期使得高電平輸出時刻處于升壓芯片中輸入電壓的升壓爬坡期結(jié)束時刻。本發(fā)明實施例中的升壓芯片優(yōu)選LM3478芯片。如圖4所示，該升壓芯片的基本結(jié)構(gòu)為現(xiàn)有技術，此處不再贅述。本發(fā)明實施例提供的延時供電電路，通過控制單元和延時供電單元控制電源電壓在升壓爬坡期結(jié)束后輸入至升壓芯片，可以使得不具備使能管腳的升壓芯片在輸入的電源電壓升壓爬坡期結(jié)束后進入工作狀態(tài)，保證了升壓芯片的升壓作用。本發(fā)明的實施例提供一種供電延時的方法，如圖3所示，包括101、在電源電壓升壓爬坡期結(jié)束后，通過控制單元向延時供電單元發(fā)送開啟信號以開啟延時供電單元。102、通過延時供電單元輸出該電源的穩(wěn)定電壓至升壓芯片。
本發(fā)明實施例提供的供電延時的方法，通過控制單元和延時供電單元控制電源電壓在升壓爬坡期結(jié)束后輸入至升壓芯片，可以使得不具備使能管腳的升壓芯片在輸入的電源電壓升壓爬坡期結(jié)束后進入工作狀態(tài)，保證了升壓芯片的升壓作用。本發(fā)明實施例提供一種升壓系統(tǒng)，參照圖4所示，包括延時供電電路和升壓芯片，其中延時供電電路為設備實施例提供的任一延時供電電路，升壓芯片的VIN管腳與該供電電路的延時供電單元的輸出端口相連。本發(fā)明實施例提供的升壓系統(tǒng)，通過控制單元和延時供電單元控制電源電壓在升壓爬坡期結(jié)束后輸入至升壓芯片，可以使得不具備使能管腳的升壓芯片在輸入的電源電 壓升壓爬坡期結(jié)束后進入工作狀態(tài)，保證了升壓芯片的升壓作用。本領域普通技術人員可以理解實現(xiàn)上述方法實施例的全部或部分步驟可以通過程序指令相關的硬件來完成，前述的程序可以存儲于一計算機可讀取存儲介質(zhì)中，該程序在執(zhí)行時，執(zhí)行包括上述方法實施例的步驟；而前述的存儲介質(zhì)包括R0M、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發(fā)明揭露的技術范圍內(nèi)，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應以所述權(quán)利要求的保護范圍為準。
權(quán)利要求
1.一種延時供電電路，其特征在于，包括控制單元和延時供電單元，其中所述控制單元，包括第一控制端口，通過所述第一控制端口與所述延時供電單元連接，用于控制所述延時供電單元開啟或關閉；所述延時供電單元，包括第二控制端口、輸出端口和電源輸入端口，所述第二控制端口連接所述第一控制端口，所述電源輸入端口連接電源，所述輸出端口連接升壓芯片的輸入端，用于在所述電源電壓升壓爬坡期結(jié)束并接收到所述控制單元的開啟信號后輸出所述電源的穩(wěn)定電壓至所述升壓芯片。
2.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述控制單元包括信號發(fā)生模塊和第一開關模塊，其中所述信號發(fā)生模塊包括信號輸出端用于輸出高電平或者低電平；所述第一開關模塊包括第一晶體管和第一二極管，其中，所述第一晶體管的源極與所述第一二極管的正極相連，所述第一晶體管的漏極與所述第一二極管的負極相連，所述第一晶體管的柵極與所述信號發(fā)生模塊的信號輸出端相連用于接收所述信號發(fā)生模塊提供的高電平或者低電平；所述第一二極管的正極接地，所述第一二極管的負極與所述第一控制端口相連。
3.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述控制單元還包括第一電阻，所述第一電阻的第一極與所述第一晶體管的柵極相連，所述第一電阻的第二極接地。
4.根據(jù)權(quán)利要求I 3所述的任一電路，其特征在于，所述延時供電單元包括第二電阻、第三電阻和第二開關模塊，其中所述第二開關模塊由第二晶體管和第二二極管構(gòu)成，其中，所述第二晶體管的源極與所述第二二極管的負極相連，所述第二晶體管的漏極與所述第二二極管的正極相連，所述第二二極管的正極與所述輸出端口相連；所述第二電阻的第一極與所述第二控制端口相連，所述第二電阻的第二極與所述第二晶體管的柵極相連；所述第三電阻的第一極與所述第二電阻的第二極相連，所述第三電阻的第二極與所述第二晶體管的源極和所述電源輸入端口相連；其中所述第二電阻和所述第三電阻的的分壓作用，能夠使得通過所述電源輸入端口提供的電壓將所述第二晶體管導通。
5.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述延時供電單元還包括電容，其中所述電容的第一極與所述輸出端口相連，所述電容的第二極接地。
6.—種供電延時的方法,其特征在于,包括在電源電壓升壓爬坡期結(jié)束后，通過控制單元向延時供電單元發(fā)送開啟信號以開啟所述延時供電單元；通過所述延時供電單元輸出所述電源的穩(wěn)定電壓至升壓芯片。
7.一種升壓系統(tǒng)，其特征在于，包括延時供電電路和升壓芯片，其中所述延時供電電路為權(quán)利要求I 5所述的任一供電電路，所述升壓芯片的VIN電源輸入管腳與所述延時供電電路的所述延時供電單元的所述輸出端口相連。
全文摘要
本發(fā)明實施例提供一種延時供電電路、供電延時的方法及升壓系統(tǒng)，涉及電子領域，可以使得不具備使能管腳的升壓芯片在輸入的電源電壓升壓爬坡期結(jié)束后進入工作狀態(tài)，保證了升壓芯片的升壓作用。包括控制單元和延時供電單元，其中，控制單元，包括第一控制端口，通過第一控制端口與延時供電單元連接，用于控制延時供電單元開啟或關閉；延時供電單元，包括第二控制端口、輸出端口和電源輸入端口，第二控制端口連接第一控制端口，電源輸入端口連接電源，輸出端口連接升壓芯片的輸入端，用于在電源電壓升壓爬坡期結(jié)束并接收到控制單元的開啟信號后輸出電源的穩(wěn)定電壓至升壓芯片。本發(fā)明的實施例應用于升壓芯片供電。
文檔編號H02M1/36GK102931826SQ201210407878
公開日2013年2月13日 申請日期2012年10月23日 優(yōu)先權(quán)日2012年10月23日
發(fā)明者王立巖 申請人:京東方科技集團股份有限公司, 北京京東方顯示技術有限公司