專利名稱：應用于高壓升壓型dc-dc轉換器中的抗振鈴電路的制作方法
技術領域：
本發(fā)明屬于電子電路技術領域，涉及模擬集成電路，特別是一種應用于高壓升壓型DC-DC轉換器中的抗振鈴電路。
背景技術：
DC-DC變換器在很寬的輸入輸出電壓范圍內都可以保持很高的效率，廣泛的應用在各類便攜式電子產品中。但由于DC-DC變換器工作在開關狀態(tài)，較大的輸出噪聲可能對一些敏感電路，比如射頻電路造成影響，尤其是DC-DC工作在電感電流不連續(xù)導通模式時， 當開關管關閉時，由電感和寄生電容構成的LC回路會產生嚴重的高頻振蕩，形成振鈴。振鈴的存在會產生噪聲和電磁干擾問題，影響系統的正常工作。因此有必要采用專門的抗振鈴電路進行振鈴衰減。其中最常用的方法是將電感兩端短接或者并聯一個小電阻達到抗振鈴的目的?，F有的抗振鈴電路主要應用于一些降壓型DC-DC轉換器或低壓的升壓型轉換器， 如圖1所示，其中抗振鈴電路主要包括控制電路，PMOS管M3及PMOS管M4。抗振鈴電路工作的時候，控制電路輸出信號V。為零電平，使PMOS管M3和PMOS管M4導通，進而使電感兩端短路，達到抗振鈴的目的；抗振鈴電路停止工作的時候，控制電路輸出信號V。電壓等于PMOS 管M3和PMOS管M4的源極電壓，使PMOS管M3和PMOS管M4截止，不影響DC-DC轉換器的正常工作。圖1中抗振鈴電路中的PMOS管M3和PMOS管M4采用的是低壓PMOS管，低壓PMOS 管的源極和漏極之間只能承受5V的壓差，源極和柵極之間也只能承受5V的壓差，因此只能應用于輸入輸出為低壓的DC-DC轉換器中。但是，即使將PMOS管M3和PMOS管M4換成高壓 PMOS管，這樣的結構也不能應用于高壓升壓型DC-DC轉化器中。因為通常使用的高壓PMOS 管只有源極和漏極之間能承受高電壓，而源極和柵極之間只能承受5V的壓差。當抗振鈴電路工作的時候，PMOS管M3和PMOS管M4的柵極為0電平，而PMOS管M3和PMOS管M4導通后的源極電平卻為高壓，從而使得PMOS管的源極和柵極之間的壓差大于5V，造成PMOS管過壓擊穿，損壞電路。
發(fā)明內容
本發(fā)明的目的在于針對上述現有技術中的不足，提出一種應用于高壓升壓型 DC-DC轉換器中的抗振鈴電路，以使升壓型DC-DC轉換器高壓的情況下工作時，能消除振鈴現象，減少噪聲，降低對系統的電磁干擾，提高DC-DC轉換器的性能。為實現上述目的，本發(fā)明的用于高壓升壓型DC-DC轉換器中的抗振鈴電路包括控制電路、PMOS管M3和PMOS管M4,該PMOS管M3和M4的源極相連，輸出電壓Vh連接到電平移位電路的輸入端，漏極分別接電感的兩端；控制電路的輸出信號V。連接到高壓PMOS管禮和 M4的柵極，用于控制M3和M4的導通與截止，消除振鈴；其特征在于PM0S管M3和PMOS管M4 均采用源極和漏極間耐壓值大于12V的高壓PMOS管；控制電路的輸入端連接有電平移位電路，用于保證控制電路的輸出信號Vc邏輯高低變化的壓差不超過5V，防止高壓PMOS管M3和 M4因源極和柵極的壓差過大而擊穿；所述的電平移位電路，包括偏置電流源電路、漏極和源極間耐壓值大于12V的高壓匪OS管M5、兩個高壓PMOS管M8,M9和兩個各極耐壓值均小于5V的低壓PMOS管M6、M7 ；該高壓NMOS管M5的漏極接DC-DC的輸出電壓Vott，柵極接高壓PMOS管M3和M4源極的輸出電壓VH，源極與低壓PMOS管M6、M7串聯后連接到高壓PMOS管M8的源極；高壓PMOS管M8的柵極與高壓PMOS管M9的柵極連接，高壓PMOS管M9的漏極接零電平，源極輸出電壓\，連接到控制電路；該偏置電流源電路有兩個輸出端，分別與高壓PMOS管M8的漏極和高壓PMOS管 M9的源極相連，為這兩個高壓PMOS管提供恒定電流。所述的偏置電流源電路，包括電流源I1,電阻R，三個高壓NMOS管M1Q、Mn、M12，兩個高壓PMOS管M18、M19，三個各極耐壓值均小于5V低壓NMOS管M13、M14, M15和兩個低壓PMOS 管 M^ M17 ；所述高壓匪OS管Mltl與低壓匪OS管M13串聯連接，高壓匪OS管M11與低壓匪OS管 M14串聯連接；高壓NMOS管M12與低壓NMOS管M15串聯連接；三個高壓NMOS管M1(1、Mn、M12的柵極相連，三個低壓NMOS管M13、M14, M15的柵極相連，源極接零電平，構成共源共柵電流鏡； 高壓NMOS管M12的漏極連接到高壓PMOS管M8的漏極，為高壓PMOS管M8提供恒定電流I2 ；所述高壓PMOS管M18與低壓PMOS管I^6串聯連接，高壓PMOS管M19與低壓PMOS管 M17串聯連接；高壓PMOS管M18與M19的柵極相連，低壓PMOS管M16和M17的柵極相連，源極接DC-DC的輸出電壓Vott，構成共源共柵電流鏡；高壓PMOS管M18的漏極連接到高壓NMOS管 M11的漏極，高壓PMOS管M19的漏極連接到高壓PMOS管M9的源極，為高壓PMOS管M9提供恒定電流I3。所述的控制電路，包括反相器INV、比較器、箝位電路和輸出電路；反相器INV的輸入與比較器的正向輸入端連接，并接控制信號K，反相器INV的輸出信號XK連接到比較器的反向輸入端；比較器的輸出端與高壓PMOS管M3和M4的源極電壓Vh間連接有箝位電路；輸出電路的輸入端與比較器的輸出端連接，輸出端連接到高壓PMOS管M3和M4的柵極。所述的比較器，包括兩個高壓匪OS管M2Q、M21，兩個低壓PMOS管M22、M23和電流源 I4 ；該高壓NMOS管M2(1、M21作為該比較器的輸入對管，高壓NMOS管M2tl的柵極接輸入控制信號K，高壓NMOS管M21的柵極接反相器INV的輸出信號XK ；電流源I4 一端接零電平，另一端連接到該高壓NMOS管M2tl和M21的源極，為比較器提供尾電流；低壓PMOS管M22和M23的柵極相連，源極接高壓PMOS管M3和M4的源極電壓VH，組成有源電流鏡，作為比較器的負載； 低壓PMOS管M22的漏極連接到高壓NMOS管M2tl的漏極，低壓PMOS管M23的漏極連接到高壓 NMOS管M21的漏極，作為比較器的輸出。所述的箝位電路，包括三個低壓PMOS管M24、M25和M26，這三個低壓PMOS管串聯連接在高壓PMOS管M3、M4的源極電壓Vh和比較器的輸出端之間，它們的柵極分別與各自的漏極連接，構成二極管接法，對比較器輸出電壓進行箝位。所述的輸出電路，包括2個低壓PMOS管M27、M29和2個低壓匪OS管M28、M30 ；該低壓PMOS管M27與低壓NMOS管M28的柵極相連并連接到比較器的輸出端，低壓PMOS管M27的源極接高壓PMOS管M3和M4的源極電壓Vh，低壓NMOS管M28的源極接電平移位電路的輸出電壓低壓PMOS管M27與低壓匪OS管M28的漏極相連，并連接到低壓PMOS管M29和低壓NMOS管M3tl的柵極；低壓PMOS管M29的源極接高壓PMOS管M3和M4的源極電壓VH，低壓NMOS 管M3tl的源極接電平移位電路的輸出電壓\，低壓PMOS管M29與低壓NMOS管M3tl的漏極相連，輸出的電壓Ve連接到高壓PMOS管M3和高壓PMOS管M4的柵極。本發(fā)明與現有技術相比具有以下優(yōu)點本發(fā)明由于采用了高壓PMOS管代替了低壓PMOS管，且在控制電路的輸入端連接有電平移位電路，能保證高壓PMOS管柵極和源極的壓差在其耐壓值以內，使抗振鈴電路可以在高壓的條件下工作，消除高壓升壓型DC-DC轉換器的振鈴現象，減少了噪聲，降低了對系統的電磁干擾，提高了 DC-DC轉換器的性能。
圖1為帶有傳統抗振鈴電路的升壓型DC-DC轉換器原理圖；圖2為帶有本發(fā)明的抗振鈴電路的升壓型DC-DC轉換器原理圖；圖3為本發(fā)明中電平移位電路結構圖；圖4為本發(fā)明中控制電路結構圖。
具體實施例方式以下結合附圖及其實施例對本發(fā)明作進一步描述。參考圖2，高壓升壓型DC-DC轉換器主要包括本發(fā)明的抗振鈴電路、高壓NMOS管 M1、高壓PMOS管M2、電感L和輸出電容C ；電感L的一端接輸入電源VIN，另一端連接到高壓 NMOS管M1和高壓PMOS管M2的漏極，高壓NMOS管M1的柵極接驅動信號VCl，源極接零電平； 高壓PMOS管M2的柵極接驅動信號VC2，源極接輸出電容C的一端，作為升壓型DC-DC的輸出端。參考DC-DC轉換器應用中的最大電壓值，來確定高壓PMOS管的耐壓值，通常耐壓值大于12V。所述本發(fā)明的抗振鈴電路，包括控制電路、電平移位電路、高壓PMOS管M3和M4 ；Dl 和D2分別為高壓PMOS管M3和M4的寄生二極管；該PMOS管M3和M4的源極相連，輸出電壓 Vh連接到電平移位電路的輸入端，漏極分別接電感L的兩端；該控制電路的輸出信號V。連接到高壓PMOS管M3和M4的柵極，控制MX和M4的導通與截止，消除振鈴；該電平移位電路設有兩個輸入端和一個輸出端，第一輸入端接高壓PMOS管M3和M4的源極電壓VH，第二輸入端接DC-DC轉換器的輸出電壓VOT，輸出端的輸出電壓\連接到控制電路，以提供控制電路的輸出信號\的邏輯低電平，保證控制電路的輸出信號\邏輯高低變化的壓差不超過5V， 防止高壓PMOS管M3和M4因源極和柵極的壓差過大而擊穿。參考圖3，所述的電平移位電路，包括偏置電流源電路、高壓NMOS管M5、兩個高壓 PMOS管M8, M9和兩個各極耐壓值均小于5V的低壓PMOS管M6、M7 ；該高壓匪OS管M5的漏極接DC-DC的輸出電壓Vott，柵極接高壓PMOS管M3和M4源極的輸出電壓VH，源極與低壓PMOS 管M6、M7串聯后連接到高壓PMOS管M8的源極；高壓PMOS管M8的柵極與高壓PMOS管M9的柵極連接，高壓PMOS管M9的漏極接零電平，源極輸出電壓\，連接到控制電路；該偏置電流源電路有兩個輸出端，分別與高壓PMOS管M8的漏極和高壓PMOS管M9的源極相連，為這兩個高壓PMOS管提供恒定電流。電平移位電路輸出電壓\為Vl = VH-VGS5-VSG6-VSG7-VSG8+VSG9(1)
6
其中，Vgs5為高壓NMOS管M5的柵極-源極電壓，Vse6為低壓PMOS管M6的源極-柵極電壓，Vse7為低壓PMOS管M7的源極-柵極電壓，Vsg8為高壓PMOS管M8的源極-柵極電壓，Vsg9為高壓PMOS管M9的源極-柵極電壓。所述偏置電流源電路，包括電流源I1,電阻R，三個高壓NMOS管M1Q、Mn、M12，兩個高壓PMOS管M18、M19，三個各極耐壓值均小于5V的低壓NMOS管M13、M14, M15和兩個低壓PMOS 管 M^ M17 ；高壓匪OS管Mltl與低壓匪OS管M13串聯連接，高壓匪OS管M11與低壓匪OS管M14 串聯連接；高壓NMOS管M12與低壓NMOS管M15串聯連接，三個高壓NMOS管Mltl、M11、M12的柵極相連，三個低壓NMOS管的柵極相連，源極接零電平，構成共源共柵電流鏡；電流源I1串聯電阻R后連接到高壓NMOS管Mltl的漏極，高壓NMOS管M12的漏極連接到高壓PMOS管M8的漏極，為高壓PMOS管M8提供恒定電流I2
權利要求
1.一種應用于高壓升壓型DC-DC轉換器中的抗振鈴電路，包括控制電路、PMOS管M3和 PMOS管M4,該PMOS管M3和M4的源極相連，輸出電壓Vh連接到電平移位電路的輸入端，漏極分別接電感的兩端；控制電路的輸出信號\連接到高壓PM0S管M3和虬的柵極，用于控制 M3和M4的導通與截止，消除振鈴；其特征在于PM0S管M3和PMOS管M4均采用源極和漏極間耐壓值大于12V的高壓PMOS管；控制電路的輸入端連接有電平移位電路，用于保證控制電路的輸出信號\邏輯高低變化的壓差不超過5V，防止高壓PMOS管M3和M4因源極和柵極的壓差過大而擊穿；所述的電平移位電路，包括偏置電流源電路、漏極和源極間耐壓值大于12V的高壓匪OS管M5、兩個高壓PMOS管M8,M9和兩個各極耐壓值均小于5V的低壓PMOS管M6、M7 ；該高壓NMOS管M5的漏極接DC-DC的輸出電壓Vott，柵極接高壓PMOS管M3和M4源極的輸出電壓 Vh,源極與低壓PMOS管M6、M7串聯后連接到高壓PMOS管M8的源極；高壓PMOS管M8的柵極與高壓PMOS管M9的柵極連接，高壓PMOS管M9的漏極接零電平，源極輸出電壓\，連接到控制電路；該偏置電流源電路有兩個輸出端，分別與高壓PMOS管M8的漏極和高壓PMOS管M9 的源極相連，為這兩個高壓PMOS管提供恒定電流。
2.根據權利要求1所述的抗振鈴電路，其特征在于所述的偏置電流源電路，包括電流源I1,電阻R，三個高壓匪OS管M1(1、M11, M12，兩個高壓PMOS管M18、M19，三個各極耐壓值均小于5V低壓匪OS管M13、M14, M15和兩個低壓PMOS管M16、M17 ；所述高壓NMOS管Mltl與低壓NMOS管M13串聯連接，高壓NMOS管M11與低壓NMOS管M14 串聯連接；高壓NMOS管M12與低壓NMOS管M15串聯連接；三個高壓NMOS管Mltl、M11、M12的柵極相連，三個低壓NMOS管M13、M14, M15的柵極相連，源極接零電平，構成共源共柵電流鏡；高壓NMOS管M12的漏極連接到高壓PMOS管M8的漏極，為高壓PMOS管M8提供恒定電流I2 ；所述高壓PMOS管M18與低壓PMOS管Mw串聯連接，高壓PMOS管M19與低壓PMOS管M17 串聯連接；高壓PMOS管M18與M19的柵極相連，低壓PMOS管M16和M17的柵極相連，源極接 DC-DC的輸出電壓Vott，構成共源共柵電流鏡；高壓PMOS管M18的漏極連接到高壓NMOS管M11 的漏極，高壓PMOS管M19的漏極連接到高壓PMOS管M9的源極，為高壓PMOS管M9提供恒定電流I3。
3.根據權利要求1所述的抗振鈴電路，其特征在于所述的控制電路，包括反相器INV、 比較器、箝位電路和輸出電路；反相器INV的輸入與比較器的正向輸入端連接，并接控制信號K，反相器INV的輸出信號XK連接到比較器的反向輸入端；比較器的輸出端與高壓PMOS 管M3和M4的源極電壓Vh間連接有箝位電路；輸出電路的輸入端與比較器的輸出端連接，輸出端連接到高壓PMOS管M3和M4的柵極。
4.根據權利要求3所述的抗振鈴電路，其特征在于所述的比較器，包括兩個高壓NMOS 管M2Q、M21，兩個低壓PMOS管M22、M23和電流源I4 ；該高壓NMOS管M2(1、M21作為該比較器的輸入對管，高壓NMOS管M20的柵極接輸入控制信號K，高壓NMOS管M21的柵極接反相器INV的輸出信號XK ；電流源I4 一端接零電平，另一端連接到該高壓NMOS管M20和M21的源極，為比較器提供尾電流；低壓PMOS管M22和M23的柵極相連，源極接高壓PMOS管M3和M4的源極電壓VH，組成有源電流鏡，作為比較器的負載；低壓PMOS管M22的漏極連接到高壓NMOS管M20 的漏極，低壓PMOS管M23的漏極連接到高壓NMOS管M21的漏極，作為比較器的輸出。
5.根據權利要求3所述的抗振鈴電路，其特征在于所述的箝位電路，包括三個低壓PMOS管M24、M25和M26,這三個低壓PMOS管串聯連接在高壓PMOS管M3、M4的源極電壓Vh和比較器的輸出端之間，它們的柵極分別與各自的漏極連接，構成二極管接法，對比較器輸出電壓進行箝位。
6.根據權利要求3所述的抗振鈴電路，其特征在于所述的輸出電路，包括2個低壓 PMOS管M27、M29和2個低壓匪OS管M28、M3Q ；該低壓PMOS管M27與低壓匪OS管M28的柵極相連并連接到比較器的輸出端，低壓PMOS管M27的源極接高壓PMOS管M3和M4的源極電壓VH， 低壓NMOS管M28的源極接電平移位電路的輸出電壓\，低壓PMOS管M27與低壓NMOS管M28 的漏極相連，并連接到低壓PMOS管M29和低壓NMOS管M3tl的柵極；低壓PMOS管M29的源極接高壓PMOS管M3和M4的源極電壓VH，低壓NMOS管M3tl的源極接電平移位電路的輸出電壓 Vl,低壓PMOS管M29與低壓匪OS管M3tl的漏極相連，輸出的電壓Vc連接到高壓PMOS管M3和高壓PMOS管M4的柵極。
全文摘要
本發(fā)明公開了一種應用于高壓升壓型DC-DC轉換器中的抗振鈴電路，主要解決現有技術不能在高壓條件下工作的缺點。該電路包括控制電路、電平移位電路、高壓PMOS管M3和高壓PMOS管M4；PMOS管M3和M4的源極相連，輸出電壓VH連接到電平移位電路的輸入端，漏極分別接電感的兩端；控制電路的輸出信號連接到高壓PMOS管M3和M4的柵極，以控制M3和M4的導通與截止，消除振鈴；控制電路的輸入端與電平移位電路連接，以保證高壓PMOS管M3和M4的源極-柵極壓差不超過5V，防止高壓PMOS管M3和M4因源極和柵極的壓差過大而擊穿。本發(fā)明的抗振鈴電路可在高壓條件下工作，能消除振鈴現象，減少噪聲，降低對系統的電磁干擾，提高DC-DC轉換器的性能，可應用于高壓升壓型DC-DC轉換器中。
文檔編號H02M1/44GK102437730SQ20111044283
公開日2012年5月2日 申請日期2011年12月24日 優(yōu)先權日2011年12月24日
發(fā)明者葉強, 張震, 李亞軍, 來新泉, 毛翔宇 申請人:西安啟芯微電子有限公司