專利名稱：對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電源供應(yīng)器，其是尤指一種用于放電電磁干擾濾波器的啟動(dòng)電路。
背景技術(shù)：
切換式電源供應(yīng)器已被廣泛地應(yīng)用于提供經(jīng)調(diào)整的電源至計(jì)算機(jī)、家電裝置、通訊裝置等。近年來，對(duì)于切換式電源供應(yīng)器的省電問題已受到相當(dāng)關(guān)注。基于環(huán)境污染的限制，計(jì)算機(jī)與其它設(shè)備產(chǎn)品已努力朝向符合電源管理與節(jié)約能源的需求。請(qǐng)參閱圖1，其為現(xiàn)有技術(shù)用于過濾電磁干擾(EMI)與提供一直流電壓的電路圖。如圖所不，一電磁干擾濾波器(EMI Filter)位于一電源Vac與一橋式整流器10之間，電磁干擾濾波器包含一抗流圈(Choke)LpX電容(X-Capacitor)C1與C2。X電容C1跨接于電源 Vac，抗流圈L1耦接于電源Vac與橋式整流器10之間，X電容C2耦接于抗流圈L1與橋式整流器10的一輸入端之間。一輸入大電容Cin(Bulk Capacitor)連接于橋式整流器10的一輸出端與一接地端之間，以穩(wěn)定橋式整流器10的輸出端的直流電壓VBUS。為了符合美國(guó)與歐洲的安全規(guī)范，一般跨接一泄放電阻Rd于電磁干擾濾波器的X電容C1與C2,泄放電阻Rd將釋放X電容C1與C2的儲(chǔ)存能量，以在使用者關(guān)閉電源\c時(shí)，避免使用者發(fā)生電擊的危險(xiǎn)。實(shí)際上，只要X電容C1與C2有儲(chǔ)存電壓時(shí)，泄放電阻Rd即會(huì)有固定功率損失。此外，針對(duì)高電源，當(dāng)電源供應(yīng)器運(yùn)作于無載時(shí)，泄放電阻Rd會(huì)消耗很多待機(jī)電源。因此，現(xiàn)有技術(shù)的缺點(diǎn)是在輕載或無載時(shí)無法達(dá)到低省電效能。由于X電容C1與C2的存在，如何減少待機(jī)電源的消耗為現(xiàn)今主要課題。
發(fā)明內(nèi)容
本發(fā)明的目的，在于提供一種對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，而用于電源供應(yīng)器的省電，其藉由一重置訊號(hào)將電磁干擾濾波器的一儲(chǔ)存電壓放電，而不需要設(shè)置現(xiàn)有技術(shù)的的泄放電阻，如此可降低電源供應(yīng)器的能源消耗，以達(dá)到省電的目的。本發(fā)明的技術(shù)方案一種對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其包含一偵測(cè)電路，偵測(cè)一電源，而產(chǎn)生一取樣訊號(hào)；—取樣電路，耦接該偵測(cè)電路，而依據(jù)該取樣訊號(hào)產(chǎn)生一重置訊號(hào)；以及一延遲電路，耦接該取樣電路，而依據(jù)該重置訊號(hào)產(chǎn)生一放電訊號(hào)；其中，該放電訊號(hào)用以放電該電磁干擾濾波器的一儲(chǔ)存電壓。本發(fā)明中，其中該偵測(cè)電路耦接該電磁干擾濾波器的一 X電容，當(dāng)該取樣訊號(hào)持續(xù)大于或小于一參考訊號(hào)超過一周期時(shí)，該放電訊號(hào)驅(qū)使該偵測(cè)電路放電該X電容的該儲(chǔ)存電壓。本發(fā)明中，其耦接該電源以整流該電源而產(chǎn)生一高電壓訊號(hào)，該高電壓訊號(hào)耦接該偵測(cè)電路，而產(chǎn)生該取樣訊號(hào)。
本發(fā)明中，其中該偵測(cè)電路包含一高電壓開關(guān)，耦接該高電壓訊號(hào)，而產(chǎn)生該取樣訊號(hào)，并耦接該儲(chǔ)存電壓；以及一放電晶體管，耦接該高電壓開關(guān)，而依據(jù)該放電訊號(hào)放電該儲(chǔ)存電壓。本發(fā)明中，其中該偵測(cè)電路更包含—充電晶體管,稱接該聞電壓開關(guān),而充電一供應(yīng)電壓；一比較器，比較該供應(yīng)電壓與一門坎訊號(hào)，而產(chǎn)生一切換訊號(hào)；以及一切換電路，耦接該充電晶體管，而依據(jù)該 切換訊號(hào)切換該充電晶體管；其中，該供應(yīng)電壓耦接該放電晶體管，該放電晶體管依據(jù)該放電訊號(hào)下拉該供應(yīng)電壓至一低電壓拴鎖。本發(fā)明中，其中該整流器為一全波整流器或一半波整流器。本發(fā)明中，其中該取樣電路包含一電壓比較器，其依據(jù)該取樣訊號(hào)與一參考訊號(hào)產(chǎn)生該重置訊號(hào)，當(dāng)該取樣訊號(hào)持續(xù)大于或小于該參考訊號(hào)且超過一周期時(shí)，該延遲電路依據(jù)該重置訊號(hào)產(chǎn)生該放電訊號(hào)。本發(fā)明中，其中該取樣電路更包含一晶體管,其接收該取樣訊號(hào)，并依據(jù)一頻率訊號(hào)產(chǎn)生一輸入訊號(hào)，該電壓比較器比較該輸入訊號(hào)與該參考訊號(hào)，而產(chǎn)生該重置訊號(hào)。本發(fā)明中，其中該取樣電路更包含一第一電壓比較器，依據(jù)該取樣訊號(hào)與一第一參考訊號(hào)產(chǎn)生該重置訊號(hào)；以及—第二電壓比較器,依據(jù)該取樣訊號(hào)與一第二參考訊號(hào)產(chǎn)生該重置訊號(hào)；其中，當(dāng)該取樣訊號(hào)持續(xù)大于該第一參考訊號(hào)超過一周期，或該取樣訊號(hào)持續(xù)小于該第二參考訊號(hào)超過該周期時(shí)，該延遲電路依據(jù)該重置訊號(hào)產(chǎn)生該放電訊號(hào)。本發(fā)明中，其中該延遲電路包含至少一正反器，其接收一脈波訊號(hào)與該重置訊號(hào)而計(jì)數(shù)一周期，以產(chǎn)生該放電訊號(hào)。本發(fā)明中，其中該延遲電路更依據(jù)該重置訊號(hào)產(chǎn)生一導(dǎo)通訊號(hào)，而導(dǎo)通一脈波寬度調(diào)變電路。本發(fā)明具有的有益效果本發(fā)明用于對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路是用于節(jié)省電源供應(yīng)器的電源，其包含一偵測(cè)電路而偵測(cè)一電源，以產(chǎn)生一取樣訊號(hào)；一取樣電路耦接偵測(cè)電路，以依據(jù)取樣訊號(hào)產(chǎn)生一重置訊號(hào)，重置訊號(hào)用以放電電磁干擾濾波器的一儲(chǔ)存電壓。再者，啟動(dòng)電路更包含一延遲電路，其耦接取樣電路以依據(jù)重置訊號(hào)產(chǎn)生一放電訊號(hào)。當(dāng)取樣訊號(hào)持續(xù)大于一參考訊號(hào)超過一周期，放電訊號(hào)則驅(qū)使偵測(cè)電路將電磁干擾濾波器的一 X電容的儲(chǔ)存電壓放電。
圖I是現(xiàn)有技術(shù)電磁干擾濾波器的電路圖；圖2是本發(fā)明的一啟動(dòng)電路的一較佳實(shí)施例的電路圖；圖3是本發(fā)明的一較佳實(shí)施例的電源與高電壓訊號(hào)的波形圖；圖4是本發(fā)明的啟動(dòng)電路的另一較佳實(shí)施例的電路圖；圖5是本發(fā)明的另一較佳實(shí)施例的電源與高電壓訊號(hào)的波形圖；以及圖6是本發(fā)明的另一較佳實(shí)施例的電源與高電壓訊號(hào)的波形圖。
圖號(hào)對(duì)照說明10橋式整流器20偵測(cè)電路210磁滯比較器30取樣電路310第一電壓比較器315第二電壓比較器320與非門40延遲電路410第一正反器420第二正反器C1X電容C2X電容
Cin輸入大電容CK頻率輸入端D輸入端D1第一二極管D2第二二極管J1高電壓開關(guān)L1抗流圈M1第一晶體管M2第二晶體管M3第三晶體管M4第四晶體管M5第五晶體管Q輸出端QN輸出端R重置輸入端R1串聯(lián)電阻R2放電電阻R3下拉電阻T1周期T2周期T3周期V1第一訊號(hào)V2第二訊號(hào)VaC電源Vbus直流電壓Vm頻率訊號(hào)Vdd供應(yīng)電壓Vdis放電訊號(hào)Vwi觸發(fā)訊號(hào)Vhv高電壓訊號(hào)Vinac輸入訊號(hào)Vw導(dǎo)通訊號(hào)VpmsE脈波訊號(hào)Vkefi第一參考訊號(hào)Vkef2第二參考訊號(hào)Vkeset重置訊號(hào)Vsp取樣訊號(hào)Vsw切換訊號(hào)Vth門坎訊號(hào)
具體實(shí)施例方式為使對(duì)本發(fā)明的結(jié)構(gòu)特征及所達(dá)成的功效有更進(jìn)一步的了解與認(rèn)識(shí)，用以較佳的實(shí)施例及附圖配合詳細(xì)的說明，說明如下請(qǐng)參閱圖2，其是本發(fā)明的一啟動(dòng)電路的一較佳實(shí)施例的電路圖。如圖所示，本發(fā)明的啟動(dòng)電路是用以放電該電磁干擾濾波器，而用于電源供應(yīng)器的省電。電磁干擾濾波器包含抗流圈(Choke)LpX電容C1與C2、輸入大電容Cin與橋式整流器10，以過濾電磁干擾與提供直流電壓VBUS。啟動(dòng)電路包含一整流器、一串聯(lián)電阻R1、一偵測(cè)電路20、一取樣電路30與一延遲電路40。本發(fā)明的一實(shí)施例的整流器可為一全波整流器，其具有一第一二極管D1與一第二二極管D2。第一二極管D1與第二二極管D2的正極分別耦接電源Va。的兩端。第一二極管D1與第二二極管D2的負(fù)極耦接在一起至串聯(lián)電阻R1的一端，串聯(lián)電阻R1的另一端經(jīng)第一二極管D1與第二二極管D2的全波整流產(chǎn)生一高電壓訊號(hào)VHV。因此，整流器耦接電源\c而整流電源\c以產(chǎn)生高電壓訊號(hào)Vhv。復(fù)參閱圖2，偵測(cè)電路20耦接串聯(lián)電阻R1,以偵測(cè)高電壓訊號(hào)Vhv而產(chǎn)生一取樣訊號(hào)Vsp與一供應(yīng)電壓VDD，因此，偵測(cè)電路20經(jīng)偵測(cè)高電壓訊號(hào)Vhv而偵測(cè)電源Nkc以產(chǎn)生取樣訊號(hào)Vsp,取樣訊號(hào)Vsp相關(guān)于高電壓訊號(hào)Vhv。取樣電路30稱接偵測(cè)電路20,以依據(jù)一頻率訊號(hào)Vm與取樣訊號(hào)Vsp而產(chǎn)生一重置訊號(hào)VKESET。延遲電路40稱接取樣電路30,以依據(jù)一脈波訊號(hào)Vpu1jse與重置訊號(hào)Vkeset而產(chǎn)生一放電訊號(hào)Vdis與一導(dǎo)通訊號(hào)(power-on signal)Vw。偵測(cè)電路20耦接電磁干擾濾波器的X電容C1與C2,并接收放電訊號(hào)VDIS，用以將供應(yīng)電壓Vdd拉到低準(zhǔn)位并將電磁干擾濾波器的X電容C1與C2的儲(chǔ)存電壓進(jìn)行放電。導(dǎo)通訊號(hào)Vw用以啟動(dòng)一脈波寬度調(diào)變(PWM)電路，以調(diào)整電源供應(yīng)器的輸出。由于脈波寬度調(diào)變電路為一般現(xiàn)有技術(shù)，所以在此不再加以贊述。復(fù)參閱圖2,偵測(cè)電路20包含一高電壓開關(guān)J1、一第一晶體管M1、具有一第二晶體管M2與一第三晶體管M3的一切換電路、一第四晶體管M4、一放電電阻R2與一磁滯比較器210。高電壓開關(guān)J1為一接面場(chǎng)效晶體管(JFET)，其具有一汲極并耦接串聯(lián)電阻R1以接收 高電壓訊號(hào)Vhv,高電壓開關(guān)J1的汲極經(jīng)串聯(lián)電阻R1、第一二極管D1與第二二極管D2更耦接X電容C1與C2。第一晶體管M1具有一汲極并耦接高電壓開關(guān)J1的一源極，第一晶體管M1的一閘極耦接高電壓開關(guān)J1的一閘極。取樣訊號(hào)Vsp是產(chǎn)生于高電壓開關(guān)J1的源極與第一晶體管M1的汲極。一觸發(fā)訊號(hào)Vw是產(chǎn)生于高電壓開關(guān)J1的閘極與第一晶體管M1的閘極。第二晶體管M2具有一汲極并耦接高電壓開關(guān)J1的閘極與第一晶體管M1的閘極，第二晶體管M2的一源極耦接高電壓開關(guān)J1的源極與第一晶體管M1的汲極，以接收取樣訊號(hào)VSP。第三晶體管M3具有一汲極并耦接第二晶體管仏的汲極，以接收觸發(fā)訊號(hào)Vw，第三晶體管M3的一源極耦接一接地端，第三晶體管M3的一閘極耦接第二晶體管M2的一閘極。第四晶體管M4具有一汲極并耦接第一晶體管M1的一源極，第四晶體管M4的一源極耦接放電電阻民的一端，放電電阻R2的另一端耦接于接地端。磁滯比較器210的一正輸入端耦接第一晶體管M1的源極與第四晶體管M4的汲極，以接收供應(yīng)電壓VDD。磁滯比較器210的一負(fù)輸入端接收一門坎訊號(hào)Vth,磁滯比較器210的一輸出端產(chǎn)生一切換訊號(hào)Vsw,切換訊號(hào)Vsw耦接第二晶體管M2的閘極與第三晶體管M3的閘極。磁滯比較器210是比較供應(yīng)電壓Vdd與門坎訊號(hào)Vth而產(chǎn)生切換訊號(hào)Vsw，以控制第二晶體管M2與第三晶體管M3的導(dǎo)通/截止?fàn)顟B(tài)。磁滯比較器210僅為本發(fā)明的一實(shí)施例，本發(fā)明并不局限于使用磁滯比較器210。一旦供應(yīng)電壓Vdd大于門坎訊號(hào)Vth的一上限值(upper-limit)時(shí),切換訊號(hào)Vsw則處于一高準(zhǔn)位。反之，一旦供應(yīng)電壓Vdd小于門坎訊號(hào)Vth的一下限值(Iower-Iimit)時(shí),切換訊號(hào)Vsw則處于一低準(zhǔn)位。門坎訊號(hào)Vth的下限值可以稱為低電壓拴鎖(Under VoltageLockout, UVL0)。因?yàn)榇艤容^器210的磁滯特性，使得上限值與下限值之間的差值會(huì)經(jīng)常保持在一固定電壓范圍。復(fù)參閱圖2,取樣電路30包含一第五晶體管M5、一下拉電阻R3、一電壓比較器310與一與非門320。第五晶體管M5具有一汲極并耦接偵測(cè)電路20，以接收取樣訊號(hào)乂^。第五晶體管M5的一源極耦接下拉電阻R3的一端，以產(chǎn)生一輸入訊號(hào)Vinac,下拉電阻R3的另一端率禹接于接地端。電壓比較器310的一正輸入端接收一參考訊號(hào)Vkefi,電壓比較器310的一負(fù)輸入端耦接第五晶體管M5的源極，以接收輸入訊號(hào)VINAC。一旦高電壓開關(guān)J1與第五晶體管M5導(dǎo)通時(shí),輸入訊號(hào)Vinac與高電壓訊號(hào)Vhv成比例，并相關(guān)于取樣訊號(hào)VSP。與非門320的一第一輸入端稱接第五晶體管M5的一閘極而接收頻率訊號(hào)Vm,頻率訊號(hào)Vcm的一周期為1\。與非門320的一第二輸入端I禹接電壓比較器310的一輸出端而接收一第一訊號(hào)V1,第一訊號(hào)V1是經(jīng)由比較輸入訊號(hào)Vinac與參考訊號(hào)Vkefi所產(chǎn)生。與非門320的輸出端產(chǎn)生重置訊號(hào)VmsET。基于上述，電壓比較器310用以依據(jù)取樣訊號(hào)Vsp與參考訊號(hào)VKEn而產(chǎn)生重置訊
巧 Vreset o復(fù)參閱圖2，延遲電路40包含一第一正反器410與一第二正反器420。第一正反器410具有一輸入端D以接收供應(yīng)電壓Vdd,第一正反器410的一頻率輸入端CK接收脈波訊號(hào)VpuiiiE，第一正反器410的一重置輸入端R接收重置訊號(hào)VKESET。脈波訊號(hào)Vpu1jse的一周期為T2,周期T2大于周期T1約20倍。第二正反器420具有一輸入端D以接收供應(yīng)電壓VDD，第二正反器420的一頻率輸入端CK耦接第一正反器410的一輸出端Q，第二正反器420的一重置輸入端R接收重置訊號(hào)Vkeset,第二正反器420的一輸出端Q產(chǎn)生放電訊號(hào)Vdis,放電訊號(hào)Vdis I禹接第四晶體管M4的一閘極。第二正反器420的一輸出端QN產(chǎn)生導(dǎo)通訊號(hào)Vqn,導(dǎo)通訊號(hào)Vm耦接脈波寬度調(diào)變電路，以導(dǎo)通脈波寬度調(diào)變電路而調(diào)整電源供應(yīng)器的輸出。
請(qǐng)參閱圖3，其是本發(fā)明的一較佳實(shí)施例的電源\c與高電壓訊號(hào)Vhv的波形圖。如圖所示，若輸入供應(yīng)頻率為50赫茲(Hz)，電源Va。的周期則為20毫秒(ms)。高電壓訊號(hào)Vhv是經(jīng)由第一二極管D1與第二二極管D2的全波整流所產(chǎn)生。頻率訊號(hào)Vm用以在每一周期T1取樣高電壓訊號(hào)VHV。若電源\c被關(guān)機(jī)于電源\c的負(fù)半波的峰值時(shí)，高電壓訊號(hào)Vhv的振幅將持續(xù)一高直流電壓于一段很長(zhǎng)的時(shí)間。依據(jù)本發(fā)明，當(dāng)取樣訊號(hào)Vsp的振幅持續(xù)大于參考訊號(hào)Vkefi超過周期T3時(shí)，延遲電路40會(huì)進(jìn)行計(jì)數(shù)至周期T3并截止脈波寬度調(diào)變電路。也就是說，高電壓訊號(hào)Vhv持續(xù)大于參考訊號(hào)Vkefi超過周期T3時(shí)，延遲電路40將截止脈波寬度調(diào)變電路。在此期間，電磁干擾濾波器的X電容C1與C2會(huì)進(jìn)行放電，且該供應(yīng)電壓Vdd會(huì)被下拉至低電壓拴鎖(UVLO)。周期T3等于周期T2或高于周期T2。請(qǐng)復(fù)參閱圖2的偵測(cè)電路20。當(dāng)電源Va。供電時(shí)，高電壓開關(guān)J1的汲極接收高電壓訊號(hào)Vhv而立即被導(dǎo)通。當(dāng)供應(yīng)電壓Vdd還未被建立之前，切換訊號(hào)Vsw位于一低準(zhǔn)位。此時(shí)，第三晶體管M3截止而第二晶體管M2導(dǎo)通。取樣訊號(hào)Vsp約略是第二晶體管M2的一門坎電壓，并產(chǎn)生于高電壓開關(guān)J1的源極與第一晶體管M1的汲極。因?yàn)榈诙w管M2導(dǎo)通，所以觸發(fā)訊號(hào)Vwi相同于取樣訊號(hào)Vsp,且產(chǎn)生于高電壓開關(guān)J1的閘極與第一晶體管M1的閘極。于此期間，第一晶體管M1導(dǎo)通，且高電壓訊號(hào)Vhv對(duì)供應(yīng)電壓Vdd充電。第一晶體管M1用于作為一充電晶體管，以對(duì)供應(yīng)電壓Vdd充電。當(dāng)供應(yīng)電壓Vdd到達(dá)門坎訊號(hào)Vth的上限值時(shí)，切換訊號(hào)Vsw則位于一高準(zhǔn)位。此時(shí)，第三晶體管M3導(dǎo)通而第二晶體管M2截止，且因?yàn)橛|發(fā)訊號(hào)Vwi被下拉至接地端，所以第一晶體管M1將截止，且高電壓開關(guān)J1的閘極位于一低準(zhǔn)位，于此短暫周期，高電壓開關(guān)J1的源-閘極電壓將大于一門坎值，且高電壓開關(guān)J1將截止。請(qǐng)參閱圖2的取樣電路30。一旦頻率訊號(hào)Vm為一高準(zhǔn)位時(shí)，第五晶體管M5導(dǎo)通，且因?yàn)橄吕娮鑂3的電壓降，高電壓開關(guān)J1的源-閘極電壓將小于門坎值以及高電壓開關(guān)J1導(dǎo)通。另一方面，一旦頻率訊號(hào)Vm為一低準(zhǔn)位時(shí),高電壓開關(guān)J1則截止。本發(fā)明的一實(shí)施例的頻率訊號(hào)Vm的周期T1為0. 6毫秒(ms)。當(dāng)電源\c正常運(yùn)作并第五晶體管M5導(dǎo)通時(shí)，具有120赫茲(Hz)正弦的輸入訊號(hào)Vinac與高電壓訊號(hào)Vhv成比例。第一訊號(hào)V1是經(jīng)由比較輸入訊號(hào)Vinac與參考訊號(hào)Vkefi所產(chǎn)生,一旦輸入訊號(hào)Vinac小于參考訊號(hào)Vkefi,貝Ij第一訊號(hào)V1為一高準(zhǔn)位并產(chǎn)生重置訊號(hào)VKESET。此時(shí),不論脈波訊號(hào)Vpui5e為一高準(zhǔn)位或一低準(zhǔn)位，第二正反器420的輸出端Q的放電訊號(hào)Vdis為一低準(zhǔn)位，且第四晶體管M4截止。承接上述，第二正反器420的輸出端QN的導(dǎo)通訊號(hào)Vm為一高準(zhǔn)位，以導(dǎo)通脈波寬度調(diào)變電路。反之，一旦輸入訊號(hào)Vina。大于參考訊號(hào)Vkefi,第一訊號(hào)V1為一低準(zhǔn)位,且重置訊號(hào)Vkeset為一高準(zhǔn)位而不進(jìn)行重置。當(dāng)重置訊號(hào)Vkeset與脈波訊號(hào)Vpui5e皆為高準(zhǔn)位時(shí),延遲電路40則開始計(jì)數(shù)。電源\c正常運(yùn)作且頻率訊號(hào)Vm取樣高電壓訊號(hào)Vhv時(shí)，輸入訊號(hào)Vinac將再次小于參考訊號(hào)VKEF1。放電訊號(hào)Vdis為低準(zhǔn)位以截止第四晶體管M4,而導(dǎo)通訊號(hào)Von為高準(zhǔn)位以導(dǎo)通脈波寬度調(diào)變電路。承接上述，當(dāng)電源Vac被關(guān)機(jī)時(shí)，高電壓訊號(hào)Vhv將不為頻率120Hz的正弦訊號(hào)，并將維持為高直流電壓。在電源\c關(guān)機(jī)期間，因?yàn)楦唠妷河嵦?hào)Vhv仍為高直流電壓，所以供應(yīng)電壓Vdd保持為一固定電壓，且切換訊號(hào)Vsw為高準(zhǔn)位。此時(shí)，取樣高電壓訊號(hào)VHV，而取樣訊號(hào)Vsp仍大于參考訊號(hào)Vkefi。因此,輸入訊號(hào)Vinac —直大于參考訊號(hào)Vkefi ,延遲電路40將藉由脈波訊號(hào)VmsE進(jìn)行計(jì)數(shù)周期T3。本發(fā)明的一實(shí)施例的脈波訊號(hào)VmsE的周期T2約略為 12毫秒(ms)，而周期T3約略為24毫秒(ms)。在周期T3之后，第二正反器420的輸出端QN的導(dǎo)通訊號(hào)Vm為一低準(zhǔn)位，以截止脈波寬度調(diào)變電路。于周期T3之后,第二正反器420的輸出端Q的放電訊號(hào)Vdis將為一高準(zhǔn)位，以導(dǎo)通第四晶體管M4。因?yàn)榉烹婋娮鑂2的電壓降，所以供應(yīng)電壓Vdd將低于門坎訊號(hào)Vth的下限值。因此，延遲電路40將截止脈波寬度調(diào)變電路，并下拉供應(yīng)電壓Vdd至低電壓拴鎖。供應(yīng)電壓Vdd小于門坎訊號(hào)Vth的下限值之后，切換訊號(hào)Vsw為低準(zhǔn)位訊號(hào)且截止第三晶體管M3。此時(shí)，第一晶體管M1與第二晶體管M2導(dǎo)通，高電壓開關(guān)J1依據(jù)高電壓開關(guān)J1的源極與閘極間的差異為一低準(zhǔn)位電壓而導(dǎo)通。電磁干擾濾波器的X電容C1與C2的儲(chǔ)存電壓將會(huì)經(jīng)由高電壓開關(guān)J1、第一晶體管M1與第四晶體管M4的導(dǎo)通狀態(tài)，而放電至串聯(lián)電阻R1與放電電阻R2。如此，一旦供應(yīng)電壓Vdd小于門坎訊號(hào)Vth的下限值時(shí)，本發(fā)明將提供一放電路徑以解決上述的問題?；谏鲜?，當(dāng)取樣訊號(hào)Vsp持續(xù)大于參考訊號(hào)Vkefi超過周期T3時(shí),放電訊號(hào)Vdis會(huì)依據(jù)重置訊號(hào)Vkeset為高準(zhǔn)位，以驅(qū)動(dòng)偵測(cè)電路20。放電訊號(hào)Vdis驅(qū)動(dòng)偵測(cè)電路20以放電該電磁干擾濾波器的X電容C1與C2的儲(chǔ)存電壓，并下拉供應(yīng)電壓Vdd至低電壓拴鎖。因此，當(dāng)取樣訊號(hào)Vsp持續(xù)大于參考訊號(hào)Vkefi而超過周期T3時(shí),重置訊號(hào)Vkeset用以放電該電磁干擾濾波器的X電容C1與C2的儲(chǔ)存電壓，并下拉供應(yīng)電壓Vdd至低電壓拴鎖。由于X電容C1與C2的儲(chǔ)存電壓經(jīng)由第四晶體管M4而放電，所以偵測(cè)電路20的第四晶體管M4用于作為一放電晶體管。請(qǐng)參閱圖4，其是本發(fā)明的啟動(dòng)電路的另一較佳實(shí)施例的電路圖。如圖所示，耦接電源Vac的整流器僅具有第一二極管D1以形成一半波整流器。第一二極管D1的正極連接電源VAC。第一二極管D1的負(fù)極連接串聯(lián)電阻R1的一端。串聯(lián)電阻R1的另一端經(jīng)由半波整流器的半波整流產(chǎn)生高電壓訊號(hào)Vhvij經(jīng)由半波整流產(chǎn)生的高電壓訊號(hào)Vhv的波形顯示于圖5。于此實(shí)施例，取樣電路30包含一第二電壓比較器315。第二電壓比較器315的一負(fù)輸入端接收一第二參考訊號(hào)VKEF2，且其一正輸入端耦接第五晶體管M5的源極，以接收輸入訊號(hào)VINAC；。第二參考訊號(hào)Vkef2相同或不同于第一參考訊號(hào)VKEF1。第二電壓比較器315比較輸入訊號(hào)VINA。與第二參考訊號(hào)Vkef2,而在一輸出端產(chǎn)生一第二訊號(hào)V2。第二訊號(hào)V2 f禹接與非門320的輸入端。與非門320依據(jù)第二訊號(hào)V2在輸出端產(chǎn)生重置訊號(hào)VKESET。當(dāng)輸入訊號(hào)Vinac小于第二參考訊號(hào)Vkef2時(shí),則重置訊號(hào)Vkeset為高準(zhǔn)位，以驅(qū)動(dòng)延遲電路40計(jì)數(shù)。第二電壓比較器315用于依據(jù)取樣訊號(hào)Vsp與第二參考訊號(hào)Vkef2產(chǎn)生重置訊號(hào)VKESET。當(dāng)高電壓訊號(hào)Vhv的振幅小于第二參考訊號(hào)Vkef2時(shí)，重置訊號(hào)Vkeset則驅(qū)動(dòng)延遲電路40計(jì)數(shù)。此夕卜，本實(shí)施例的其余電路相同于圖2的實(shí)施例的電路，因此，在此不再贅述。若電源Vac被關(guān)機(jī)于電源Vac的負(fù)半波的峰值時(shí)，由于電源Vac的負(fù)半波被整流為一低直流電壓，因而高電壓訊號(hào)Vhv的振幅將持續(xù)為低直流電壓于一段很長(zhǎng)的時(shí)間。此時(shí)，高電壓訊號(hào)Vhv的振幅小于第二參考訊號(hào)Vkef2,且偵測(cè)電路20依據(jù)高電壓訊號(hào)Vhv產(chǎn)生取樣訊號(hào)％!>。取樣訊號(hào)Vsp持續(xù)小于第二參考訊號(hào)VKEKE。因此，輸入訊號(hào)VINA。一直小于第二參考訊號(hào)VKEF2，且延遲電路40將藉由脈波訊號(hào)VmsE進(jìn)行計(jì)數(shù)周期T3。于計(jì)數(shù)到周期T3后，第二正反器420的輸出端Q的放電訊號(hào)Vdis將為高準(zhǔn)位，以導(dǎo)通第四晶體管M4而放電電磁干擾濾波器的X電容C1與C2的儲(chǔ)存電壓。于計(jì)數(shù)到周期T3后，第二正反器420的輸出端QN的導(dǎo)通訊號(hào)Vw將為低準(zhǔn)位，以截止脈波寬度調(diào)變電路。同時(shí)，供應(yīng)電壓Vdd會(huì)被下拉至低電壓 拴鎖(UVLO)。依據(jù)上述描述，當(dāng)取樣訊號(hào)Vsp持續(xù)小于第二參考訊號(hào)Vkef2且超過周期T3時(shí)，放電訊號(hào)Vdis依據(jù)重置訊號(hào)Vkeset而為高準(zhǔn)位，以驅(qū)動(dòng)偵測(cè)電路20。放電訊號(hào)Vdis驅(qū)動(dòng)偵測(cè)電路20以放電電磁干擾濾波器的X電容C1與C2的儲(chǔ)存電壓，并下拉供應(yīng)電壓VDD。因此，當(dāng)取樣訊號(hào)Vsp持續(xù)小于第二參考訊號(hào)Vkef2超過周期T3時(shí),重置訊號(hào)Vkeset用以放電電磁干擾濾波器的X電容C1與C2的儲(chǔ)存電壓，并下拉供應(yīng)電壓Vdd。請(qǐng)參閱圖6，其是本發(fā)明的另一較佳實(shí)施例的電源Va。與高電壓訊號(hào)Vhv的波形圖。如圖所示，若電源Vac被關(guān)機(jī)于電源Va。的正半波的峰值時(shí)，經(jīng)由半波整流產(chǎn)生的高電壓訊號(hào)Vhv的振幅將持續(xù)為高直流電壓于一段很長(zhǎng)的時(shí)間。此時(shí)，高電壓訊號(hào)Vhv的振幅大于第一參考訊號(hào)Vkefi，且偵測(cè)電路20依據(jù)高電壓訊號(hào)Vhv產(chǎn)生取樣訊號(hào)VSP。取樣訊號(hào)Vsp持續(xù)大于第一參考訊號(hào)VKEF1。因此,輸入訊號(hào)Vinac —直大于第一參考訊號(hào)VKEF1。當(dāng)輸入訊號(hào)Vinac大于第一參考訊號(hào)Vkefi時(shí),第一電壓比較器310產(chǎn)生第一訊號(hào)V1而產(chǎn)生重置訊號(hào)Vkeset,以驅(qū)動(dòng)延遲電路40計(jì)數(shù)。延遲電路40將藉由脈波訊號(hào)VmsE進(jìn)行計(jì)數(shù)周期T3。于周期T3之后，第二正反器420的放電訊號(hào)Vdis為高準(zhǔn)位，以導(dǎo)通第四晶體管M4而放電電磁干擾濾波器的X電容C1與C2的儲(chǔ)存電壓。于周期T3之后,第二正反器420的導(dǎo)通訊號(hào)Vw為低準(zhǔn)位，以截止脈波寬度調(diào)變電路。同時(shí)，供應(yīng)電壓Vdd會(huì)被下拉至低電壓拴鎖。綜上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用來限定本發(fā)明實(shí)施的范圍，凡依本發(fā)明權(quán)利要求范圍所述的形狀、構(gòu)造、特征及精神所為的均等變化與修飾，均應(yīng)包括于本發(fā)明的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其特征在于，其包含 ー偵測(cè)電路，偵測(cè)ー電源，而產(chǎn)生一取樣訊號(hào)； 一取樣電路，耦接該偵測(cè)電路，而依據(jù)該取樣訊號(hào)產(chǎn)生一重置訊號(hào)；以及 一延遲電路，耦接該取樣電路，而依據(jù)該重置訊號(hào)產(chǎn)生一放電訊號(hào)； 其中，該放電訊號(hào)用以放電該電磁干擾濾波器的ー儲(chǔ)存電壓。
2.如權(quán)利要求I所述的對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其特征在于，其中該偵測(cè)電路耦接該電磁干擾濾波器的一 X電容，當(dāng)該取樣訊號(hào)持續(xù)大于或小于ー參考訊號(hào)超過一周期吋，該放電訊號(hào)驅(qū)使該偵測(cè)電路放電該X電容的該儲(chǔ)存電壓。
3.如權(quán)利要求I所述的對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其更包含一整流器，其特征在于，其耦接該電源以整流該電源而產(chǎn)生一高電壓訊號(hào)，該高電壓訊號(hào)耦接該偵測(cè)電路，而產(chǎn)生該取樣訊號(hào)。
4.如權(quán)利要求3所述的對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其特征在于，其中該偵測(cè)電路包含 一高電壓開關(guān)，耦接該高電壓訊號(hào)，而產(chǎn)生該取樣訊號(hào)，并耦接該儲(chǔ)存電壓；以及 一放電晶體管，耦接該高電壓開關(guān)，而依據(jù)該放電訊號(hào)放電該儲(chǔ)存電壓。
5.如權(quán)利要求4所述的對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其特征在于，其中該偵測(cè)電路更包含 一充電晶體管，稱接該聞電壓開關(guān)，而充電一供應(yīng)電壓； ー比較器，比較該供應(yīng)電壓與一門坎訊號(hào)，而產(chǎn)生一切換訊號(hào)；以及 一切換電路，耦接該充電晶體管，而依據(jù)該切換訊號(hào)切換該充電晶體管； 其中，該供應(yīng)電壓耦接該放電晶體管，該放電晶體管依據(jù)該放電訊號(hào)下拉該供應(yīng)電壓至一低電壓拴鎖。
6.如權(quán)利要求3所述的對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其特征在于，其中該整流器為ー全波整流器或一半波整流器。
7.如權(quán)利要求I所述的對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其特征在于，其中該取樣電路包含ー電壓比較器，其依據(jù)該取樣訊號(hào)與一參考訊號(hào)產(chǎn)生該重置訊號(hào)，當(dāng)該取樣訊號(hào)持續(xù)大于或小于該參考訊號(hào)且超過一周期時(shí)，該延遲電路依據(jù)該重置訊號(hào)產(chǎn)生該放電訊號(hào)。
8.如權(quán)利要求7所述的對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其特征在于，其中該取樣電路更包含一晶體管，其接收該取樣訊號(hào)，并依據(jù)一頻率訊號(hào)產(chǎn)生ー輸入訊號(hào)，該電壓比較器比較該輸入訊號(hào)與該參考訊號(hào)，而產(chǎn)生該重置訊號(hào)。
9.如權(quán)利要求I所述的對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其特征在于，其中該取樣電路更包含 一第一電壓比較器，依據(jù)該取樣訊號(hào)與一第一參考訊號(hào)產(chǎn)生該重置訊號(hào)；以及一第二電壓比較器，依據(jù)該取樣訊號(hào)與一第二參考訊號(hào)產(chǎn)生該重置訊號(hào)；其中，當(dāng)該取樣訊號(hào)持續(xù)大于該第一參考訊號(hào)超過一周期，或該取樣訊號(hào)持續(xù)小于該第二參考訊號(hào)超過該周期時(shí)，該延遲電路依據(jù)該重置訊號(hào)產(chǎn)生該放電訊號(hào)。
10.如權(quán)利要求I所述的對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其特征在于，其中該延遲電路包含至少一正反器，其接收ー脈波訊號(hào)與該重置訊號(hào)而計(jì)數(shù)一周期，以產(chǎn)生該放電訊號(hào)。
11.如權(quán)利要求I所述的對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，其特征在于，其中該延遲電路更依據(jù)該重置訊號(hào)產(chǎn)生一導(dǎo)通訊號(hào)，而導(dǎo)通一脈波寬度調(diào)變電路。
全文摘要
本發(fā)明涉及一種對(duì)電源供應(yīng)器的電磁干擾濾波器放電的啟動(dòng)電路，以用于節(jié)省電源，其包含一偵測(cè)電路而偵測(cè)一電源，以產(chǎn)生一取樣訊號(hào)，并包含一取樣電路，取樣電路耦接偵測(cè)電路，以依據(jù)取樣訊號(hào)產(chǎn)生一重置訊號(hào)，重置訊號(hào)用以放電電磁干擾濾波器的一儲(chǔ)存電壓。
文檔編號(hào)H02M1/44GK102684453SQ201110056908
公開日2012年9月19日 申請(qǐng)日期2011年3月7日 優(yōu)先權(quán)日2011年3月7日
發(fā)明者李全章, 林乾元, 王國(guó)驊, 蔡孟仁, 鄒明璋, 黃偉軒 申請(qǐng)人:崇貿(mào)科技股份有限公司