專利名稱：一種單元串聯(lián)型高壓變頻器單元控制器的制作方法
技術領域：
本發(fā)明涉及一種高壓變頻器的單元控制器，主要適用于功率單元串聯(lián) 型高壓變頻器。
背景技術：
功率單元串聯(lián)型高壓變頻器已經(jīng)得到了廣泛的應用，其基本結構組成 和控制算法已經(jīng)十分成熟。串聯(lián)型高壓變頻器從功能上可以分為三層能量變換和傳輸層， 由輸入移相變壓器和功率單元構成；控制層，主要完成功率單元驅動波形生成及傳送、電機 控制算法、變頻器整機保護及諸如掉電重投、飛車啟動、功率單元故障旁路等功能的算法； 用戶接口層，完成變頻器的起停等操作、開環(huán)和閉環(huán)的工作模式切換、對系統(tǒng)的運行情況進 行常規(guī)記錄、報告故障并報警提示、參數(shù)的設置和備份、與后臺接口等等。
控制層是變頻器系統(tǒng)的核心，要實現(xiàn)其基本功能，需要使用以下多種技術多重化 PWM技術、光纖通信技術、模擬量測量技術、電機控制技術。這些技術雖已經(jīng)成熟，但是在具 體的實現(xiàn)上，特別是在高壓變頻器使用時的多塵、震動、強電磁環(huán)境中穩(wěn)定可靠的實現(xiàn)，還 是有很大的挑戰(zhàn)的。比如，功率單元PWM的產生。串聯(lián)型高壓變頻器的結構解決了功率器件的耐壓問 題，但同時也導致了功率單元數(shù)量多。一般常見串聯(lián)級數(shù)為5級/6KV、6級/6KV、8級/10KV、 9級/10KVU0級/IOKV等。如果采用10級單元串聯(lián)，則最多有30個功率單元，這對串聯(lián)多 電平結構的高壓大功率變頻器控制系統(tǒng)來說是相當復雜的，不僅對微控制器的運算能力是 一種考驗，而且30個功率單元PWM波形產生也是一個巨大的挑戰(zhàn)。對于30個功率單元PWM 產生的問題，現(xiàn)有的變頻器產品，有的采用專用定時芯片或可編程邏輯器件，對每個單元的 PWM波形進行定時產生，由于數(shù)量眾多，必須采用多片定時芯片，這將給板件設計帶來很大 的困難，同時也會增加故障點，影響產品可靠性。有的通過微處理器產生基本PWM波形，再 通過可編程邏輯器件延時分解，這種設計由于使用軟件生產PWM波形，穩(wěn)定性和抗干擾能 力差。還有完全由軟件生成全部所需PWM波形，這種設計其實時性、準確性和穩(wěn)定性相比由 硬邏輯生成的相差很多，并且這種方式還需要額外的處理器完成變頻器的其他控制算法。如果再考慮處理與30個功率單元的通訊、運行各種復雜算法、輸入/輸出電壓和 電流的檢測等必須具備的功能，可見串聯(lián)多電平高壓變頻器控制系統(tǒng)相當復雜?？偟膩碚f，單元串聯(lián)型高壓變頻器的控制系統(tǒng)，在具體的實現(xiàn)上，特別是在電磁環(huán) 境、工作環(huán)境均比較惡劣的情況下穩(wěn)定可靠的實現(xiàn)，還是具有很大的挑戰(zhàn)性。
發(fā)明內容
本發(fā)明所要解決的技術問題在于提供一種單元串聯(lián)型高壓變頻器單 元控制器，提高變頻器控制系統(tǒng)的技術水平和運行可靠性，提高產品生產效率。以克服現(xiàn)有 產品的缺陷。本發(fā)明的技術方案如下一種單元串聯(lián)型高壓變頻器單元控制器，包括封閉的機箱、A相光纖通信驅動板、B 相光纖通信驅動板、C相光纖通信驅動板、主控板、輸入/輸出采樣板、電源板，其特征在于 A相光纖通信驅動板、B相光纖通信驅動板、C相光纖通信驅動板、主控板、輸入/輸出采樣 板、電源板均插接在位于機箱背部的總線板上，總線板將上述板件互連，所述的主控板的核 心采用單片微處理器DSP和單片F(xiàn)PGA電路，微處理器DSP和FPGA電路通過三總線連接。
所述的主控板還包括電源管理模塊、電平轉換器、兩路信號調理電路及ADC、兩路 RS232通訊接口及一片RAM ；兩路信號調理電路及ADC與微處理器DSP通過信號連接；RAM 通過三總線與微處理器DSP和FPGA電路連接；電平轉換器通過信號線或數(shù)據(jù)收/發(fā)線與 FPGA電路連接；兩路RS232通訊接口與微處理器DSP電路連接，一路用于與上位機通訊，另 一路作為維護串口。
機箱內還插接有功率單元旁路接觸器驅動板，功率單元旁路接觸器驅動板包括光 隔離驅動器和輸出繼電器，光隔離驅動器由主控板的電平轉換器驅動，輸出繼電器用于驅 動功率單元對應的盤路接觸器。本發(fā)明的積極效果在于(1)、主控板核心采用單片微處理器DSP+單片F(xiàn)PGA架構。通過優(yōu)化多重化PWM生 成方法、設計簡潔實用的通訊規(guī)約，用一片F(xiàn)PGA實現(xiàn)了全部30個功率單元PWM波形生成、 30個功率單元通訊規(guī)約例程，并且利用該FPGA剩余的資源實現(xiàn)了支持變頻器系統(tǒng)恒頻運 行所需的全部功能。相比用純軟件方法實現(xiàn)在實時性、準確性、穩(wěn)定性有很大提高，徹底避 免了因為EMC干擾造成系統(tǒng)“死機”的問題；相比用分立器件實現(xiàn)，降低了設計風險和難度， 減少了元器件數(shù)量和故障點，提高了產品的可靠性。(2)、采用機箱插件式的設計，單元控制器的全部硬件放置封閉的金屬機箱內，控 制電路與外圍驅動完全隔離以及對所有進入單元控制器的信號線，針對信號特點設計相應 的干擾抑制電路，使得單元控制器EMC性能優(yōu)越，通過電力系統(tǒng)EMC IV級測試，為變頻器整 機的穩(wěn)定性、可靠性奠定了堅實的基礎。(3)、單元控制器實現(xiàn)了單元串聯(lián)型高壓變頻器控制層的全部功能，最多可以支持 10級單元串聯(lián)。針對不同型號的高壓變頻器產品，只需改變FPGA中的設置即可。使系統(tǒng)具 有良好的適應性、擴充性。單元控制器的接口按照功能劃分的十分清晰，使得變頻器控制布 線合理從而降低干擾，同時大大提高了生產過程中配線的效率，也便于維護人員的操作。
圖1是發(fā)明外觀正面視圖。圖2是本發(fā)明的系統(tǒng)框架圖。圖3-1是DSP板信號處理電路原理圖(一)。圖3-2是DSP板信號處理電路原理圖(二)。圖3-3是DSP板信號處理電路原理圖(三)。圖3-4是DSP板信號處理電路原理圖(四)。圖4是DSP板串口電路原理圖。圖5是DSP板下載、復位電路原理圖。圖6是DSP板電源電路原理圖。圖7-1是FPGA電路原理圖(一)。圖7-2是FPGA電路原理圖(二)。圖8-1是DSP板CPU電路原理圖(一)。圖8-2是DSP板CPU電路原理圖(二)。圖8-3是DSP板CPU電路原理圖(三)。圖9-1是光纖通信驅動板電路原理圖(一)。圖9-2是光纖通信驅動板電路原理圖(二)。
圖10-1是輸/入輸出采樣板電路原理圖(一)。圖10-2是輸/入輸出采樣板電路原理圖(二)。圖11-1是功率單元旁路接觸器驅動板電路原理圖(一)。圖11-2是功率單元旁路接觸器驅動板電路原理圖(二)。圖12-1是總線板電路原理圖(一)。圖12-2是總線板電路原理圖(二)。具體實現(xiàn)方式下面結合附圖對本發(fā)明作進一步描述。如圖1、2所示，系統(tǒng)按照板件不同的功能進行劃分，每個虛線框中的電路在一個統(tǒng)一尺寸的印制板插件上實現(xiàn)，這樣整個系統(tǒng)就劃分為A相光纖通信驅動板4、B相光纖通 信驅動板3、C相光纖通信驅動板2、功率單元旁路接觸器驅動板7、輸入/輸出采樣板6、電 源板8、主控板5。上述這些板件都插接在位于機箱1背部的總線板上，總線板將這些板件 互連起來。機箱14U高19英寸寬。所述的主控板5包括電源管理模塊、電平轉換器、兩路信號調理電路及ADC、兩路 經(jīng)過隔離的標準的RS232通訊接口、一片微處理器DSP、一片F(xiàn)PGA、及一片RAM。其中微處理 器DSP和FPGA的組合是主控板的核心。微處理器DSP和FPGA之間通過三總線(地址、控 制、數(shù)據(jù))相連。兩路信號調理電路及ADC與微處理器DSP通過信號連接；RAM通過三總線 與微處理器DSP和FPGA電路連接；電平轉換器通過信號線或數(shù)據(jù)收/發(fā)線與FPGA電路連 接；兩路RS232通訊接口與微處理器DSP電路連接，一路用于與上位機通訊，另一路作為維 護串口。 FPGA電路可理解為是微處理器DSP的智能外設，可以被微處理器DSP訪問和控制。 根據(jù)微處理器DSP給出的控制命令，F(xiàn)PGA電路生成各個單元的操作碼和PWM波形數(shù)據(jù)并通 過片內的通訊單元控制器發(fā)送給功率單元；微處理器DSP通過訪問FPGA中存儲的各個功率 單元和FPGA自身的狀態(tài)字，來獲取這些設備的狀態(tài)信息。FPGA電路實現(xiàn)了全部30個功率單元PWM波形生成、30個功率單元通訊規(guī)約例程， 并且利用該FPGA剩余的資源實現(xiàn)了支持變頻器系統(tǒng)恒頻運行所需的全部功能。即使微處 理器DSP死機，該單元控制器仍可以通過FPGA中運行的邏輯維持變頻器在當前的頻率下恒 頻運行，滿足工業(yè)產品A級標準。FPGA電路中還實現(xiàn)了功率單元旁路算法。如果有單元重故障請求旁路，旁路算法 會選擇需要旁路的單元，并調整正常單元的PWM波形，以維持輸出電壓。整個過程都是有 FPGA內部硬件電路自動產生，不需要微處理器DSP的參與，這樣保證了故障響應的實時性， 能有效保護功率單元，同時避免了由于干擾造成的“死機”或“軟件跑飛”等現(xiàn)象的發(fā)生。FPGA電路中實例化的通信單元控制器與需要的功率單元數(shù)量對應，每個通訊塊使 用一對數(shù)據(jù)收/發(fā)線通過光纖收發(fā)驅動器與各功率單元通信。如圖2中所示，從FPGA中生 成的的信號經(jīng)過電平轉換器連接到光纖收發(fā)驅動器。在一個通訊周期內，通信單元控制器 發(fā)送功率單元的操作碼和PWM波形數(shù)據(jù)給功率單元，并接收功率單元上傳的狀態(tài)信息。DSP主要負責輸入/輸出電流和電壓的檢查算法、變頻器的各種保護及電機控制 算法、與上位機的交互等。DSP主要完成如下工作(1)、變頻器保護輸入過/欠壓、輸出過流、高壓失電，功率單元狀態(tài)保護(2)、控制功能高壓掉電重合、工頻投切、頻工投切、飛車啟動等；
(3)、電機運行控制算法，如V/F控制，矢量控制；(4)、其它輸入、輸出電流/電壓采樣算法以及與上位機接口等。所述光纖收發(fā)驅動器最多可包括10對光纖收發(fā)接口及驅動電路，通過光纖與該 相功率單元連接。 所述電源板包括一個隔離開關電源，將輸入24V電源隔離變換為24V和5V，供控制 電路使用。所述的輸入/輸出采樣板6包括變頻器輸入電壓電流采樣電路和變頻器輸出電壓 電流采樣電路。如圖2中所示，變頻器輸入電壓電流采樣電路的輸入(輸入Ua、輸入Ub、輸 入Uc、輸入la、輸入Ic)是高壓側一次PT、CT的輸出。這些輸入信號經(jīng)過輸入/輸出采樣 板6的PT、CT變換為控制系統(tǒng)可以處理的弱電信號，再通過信號調理電路送入ADC，轉換為 數(shù)字信號送給微處理器DSP。由于變頻器輸出電壓、電流的頻率是變化的，為了準確測量，輸 出電壓電流采樣電路選用電壓、電流霍爾互感器。輸出Ua、輸出Ub、輸出Uc、輸出la、輸出 Ic是霍爾互感器的輸出信號，通過輸入濾波器后，再經(jīng)信號調理電路送入ADC，轉換為數(shù)字 信號送給微處理器DSP。由24V電源隔離變換出來的+12V、-12V電源輸出給電壓和電流霍 爾互感器供電。所述功率單元旁路接觸器驅動板7包括光隔離驅動器和輸出繼電器，用于驅動功 率單元對應的旁路接觸器。本實例所述變頻器采用機械式單元旁路技術。如圖2中所示， 從FPGA電路中生成的A1-A10，B1-B10 , Cl-ClO單元旁路信號，最終控制對象是每個功率單 元對應的旁路接觸器。單元旁路信號要經(jīng)過兩級放大后方可驅動接觸器，首先經(jīng)過電平轉 換器驅動光隔離驅動器(同時實現(xiàn)電氣隔離)，然后通過光隔驅動器驅動輸出繼電器，輸出 繼電器驅動旁路接觸器。本發(fā)明已經(jīng)成功應用于DF5000系列高壓變頻器中。
權利要求
一種單元串聯(lián)型高壓變頻器單元控制器，包括封閉的機箱(1)、A相光纖通信驅動板(4)、B相光纖通信驅動板(3)、C相光纖通信驅動板(2)、主控板(5)、輸入/輸出采樣板(6)、電源板(8)，其特征在于A相光纖通信驅動板(4)、B相光纖通信驅動板(3)、C相光纖通信驅動板(2)、主控板(5)、輸入/輸出采樣板(6)、電源板(8)均插接在位于機箱(1)背部的總線板上，總線板將上述板件互連，所述的主控板(5)的核心采用單片微處理器DSP和單片F(xiàn)PGA電路，微處理器DSP和FPGA電路通過三總線連接。
2.如權利要求1所述的單元串聯(lián)型高壓變頻器單元控制器，其特征在于所述的主控 板(5)還包括電源管理模塊、電平轉換器、兩路信號調理電路及ADC、兩路RS232通訊接口及 一片RAM ；兩路信號調理電路及ADC與微處理器DSP通過信號連接；RAM通過三總線與微處 理器DSP和FPGA電路連接；電平轉換器通過信號線或數(shù)據(jù)收/發(fā)線與FPGA電路連接；兩路 RS232通訊接口與微處理器DSP電路連接，一路用于與上位機通訊，另一路作為維護串口。
3.如權利要求1或2所述的單元串聯(lián)型高壓變頻器單元控制器，其特征在于機箱(1) 內還插接有功率單元旁路接觸器驅動板(7)，功率單元旁路接觸器驅動板(7)包括光隔離 驅動器和輸出繼電器，光隔離驅動器由主控板的電平轉換器驅動，輸出繼電器用于驅動功 率單元對應的盤路接觸器。
全文摘要
本發(fā)明涉及一種單元串聯(lián)型高壓變頻器單元控制器，包括封閉的機箱(1)、A相光纖通信驅動板(4)、B相光纖通信驅動板(3)、C相光纖通信驅動板(2)、主控板(5)、輸入/輸出采樣板(6)、電源板(8)，A相光纖通信驅動板(4)、B相光纖通信驅動板(3)、C相光纖通信驅動板(2)、主控板(5)、輸入/輸出采樣板(6)、電源板(8)均插接在位于機箱(1)背部的總線板上，總線板將上述板件互連，所述的主控板(5)的核心采用單片微處理器DSP和單片F(xiàn)PGA電路，微處理器DSP和FPGA電路通過三總線連接?？刂葡到y(tǒng)的準確性、運行可靠性提高，EMC性能優(yōu)越，具有良好的適應性和可擴充性。
文檔編號H02M5/00GK101860222SQ20101014224
公開日2010年10月13日 申請日期2010年4月3日 優(yōu)先權日2010年4月3日
發(fā)明者于國先, 于廣, 安朝奉, 宋衛(wèi)東, 岳增輝, 施明賢, 朱衛(wèi)東, 李艷萍, 杜剛強, 畢明新, 田洪平, 趙建偉 申請人:東方電子股份有限公司