二次電池保護用半導體裝置,電池組件及電子設(shè)備的制作方法

專利名稱：二次電池保護用半導體裝置,電池組件及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及二次電池保護用半導體裝置，使用該二次電池保護用半導體 裝置的電池組件(battery pack)，以及使用該電池組件的電子設(shè)備。更具體
地說，鋰離子電池等二次電池內(nèi)藏在用于攜帶電子設(shè)備等的電池組件內(nèi)，所 述二次電池保護用半導體裝置用于保護該二次電池，使其避免異常狀態(tài)。
背景技術(shù)：
仕傷市屯亇i又舍T， ； y之1叉用處埋間1史tf、j屯m班1十。屯iHi5丑rH每一q、現(xiàn) 多個二次電池收納在一個封裝內(nèi)。作為二次電池，可以使用鋰離子電池，鋰聚 合體電池，鎳氫電池等高容量電池。高容量電池內(nèi)部保持的能量非常大，因此， 當發(fā)生過充電，過放電,過流時，會發(fā)熱，有時會引起點火。
因此，為保護二次電池使其避免過充電，過放電，充電過流，放電過流，短 路電流及異常過熱等的充放電保護電路收納在電池組件內(nèi)，需要上述保護場 合，斷開二次電池和充電器或負載裝置的連接，防止發(fā)熱，點火，同時，防止二 次電池劣化。
圖9是使得充電器或負載30與內(nèi)藏保護用半導體裝置20的電池組件10連 接場合的電路圖。二次電池Bat的正電源端子與電池組件10的正電源端子P 及保護用半導體裝置20的正電源端子Vdd連接。
二次電池Bat的負電源端子與保護用半導體裝置20的負電源端子Vss連 接，同時，與放電控制用NM0S晶體管11一端連接。放電控制用麗OS晶體管Mll 的另一端與充電控制用麗0S晶體管M12—端連接，充電控制用NM0S晶體管M12 的另一端與電池組件10的負電源端子M及保護用半導體裝置20的充電器負電 源端子V-連接。另外，放電控制用畫0S晶體管M11的柵極與保護用半導體裝置20的放電 控制端子Dout連接，充電控制用麗0S晶體管M12的柵極與保護用半導體裝置 20的充電控制端子Cout連接。
二極管D11與放電控制用麗0S晶體管M11并聯(lián)連接，二極管D12與充電控 制用醒0S晶體管M12并聯(lián)連接，所述二極管D11及D12是使得畫0S晶體管M11和 M12形成半導體裝置時生成的寄生二極管。充電器或負載30與電池組件10的 正電源端子P和負電源端子M連接。
保護用半導體裝置20如圖10所示，設(shè)有檢測過充電的過充電檢測電路 202，檢測過放電的過放電檢測電路203,檢測過流的過流檢測電路204，檢測 短路的短路檢測電路205，檢測過熱的過熱檢測電路206，檢測溫度的溫度傳 感器207,以及控制電路201。
上述各檢測電路202-206，若檢測到需要保護動作的電平異常，則分別輸 出檢測信號，控制電路201根據(jù)所述檢測信號向放電控制端子Dout或充電控 制端子Cout輸出信號，截斷設(shè)在二次電池Bat和充電器或負載30之間的放電 控制用麗0S晶體管M11或充電控制用醒0S晶體管M12，斷開二次電池Bat和充 電器或負載30之間的連接，保護二次電池Bat。
下面，考慮內(nèi)藏這樣構(gòu)成的保護用半導體裝置20的電池組件10的二次電
池Bat的電壓下降到過放電電壓以下的極端低的電壓狀態(tài)時連接充電器30場 合。
由于二次電池Bat的電壓為過放電電壓以下，放電控制用麗OS晶體管M11 截斷。若連接充電器30，則充電控制用NM0S晶體管M12導通，從充電器30通過 放電控制用麗0S晶體管M11的寄生二極管D11及充電控制用NM0S晶體管M12， 進行二次電池Bat的充電。
但是，二次電池Bat的電壓下降到過放電電壓以下的極端低的電壓場合， 電池本身成為異常的可能性大，例如，在電池內(nèi)部發(fā)生短路等。若對這種異常 電池進行充電，則會引起電池發(fā)熱或損傷，最壞場合，會引起發(fā)火，非常危險。
這樣，二次電池Bat的電壓極端下降場合，不進行充電，這種技術(shù)為人們
8所公知。圖11是記載在本申請人的日本專利第3710920號公報(專利文獻1) 的圖7中的低電壓充電禁止電路。
該電路由第一倒相電路(inverter circuit)210，第二倒相電路220，第 三倒相電路230及第四倒相電路240構(gòu)成。所述第一倒相電路210由PM0S晶體 管Q1及麵OS晶體管Q2構(gòu)成，所述第二倒相電路220由PMOS晶體管Q3及耗盡型 麗0S晶體管Q4構(gòu)成，所述第三倒相電路230由PM0S晶體管Q5及麗0S晶體管Q6 構(gòu)成，所述第四倒相電路240由PMOS晶體管Q7及NMOS晶體管Q8構(gòu)成。
所述第一倒相電路210為CM0S結(jié)構(gòu)，倒相電路的電源與正電源端子Vdd及 負電源端子Vss連接。進行充電控制場合，向輸入Cin輸入高電平。輸出與作 為第二倒相電路220輸入的PM0S晶體管Q3的柵極連接。
PM0S晶體管Q3的源極與正電源端子Vdd連接，漏極與耗盡型NM0S晶體管 Q4的漏極連接。耗盡型NM0S晶體管Q4的柵極和源極連接，并與充電器負電源 端子V-連接。耗盡型麗0S晶體管Q4的柵極與源極連接，因此，成為OV偏壓，成 為PM0S晶體管Q3的恒流負載。
第二倒相電路220的輸出從PM0S晶體管Q3的源極和耗盡型醒0S晶體管Q4 的源極的連接節(jié)點取出，與第三倒相電路230的輸入連接。所述第三倒相電路 230為CM0S結(jié)構(gòu)，倒相電路的電源與正電源端子Vdd及充電器負電源端子V-連 接。第三倒相電路230的輸出與第四倒相電路240的輸入連接。第四倒相電路 240也為CM0S結(jié)構(gòu)，倒相電路的電源與正電源端子Vdd及充電器負電源端子V-連接。第四倒相電路240的輸出與充電控制端子Cout連接。
二次電池Bat的電壓為畫0S晶體管Q2的閾值電壓以上，且PM0S晶體管Q3 的閾值電壓以上場合，若第一倒相電路210的輸入端子Cin成為高電平，則 麗0S晶體管Q2導通，因此，第一倒相電路210的輸出成為低電平。
于是，第二倒相電路220的PMOS晶體管Q3導通，因此，第二倒相電路220輸 出高電平。該信號在第三倒相電路230，第四倒相電路240二次被反相，因此， 充電控制端子Cout輸出高電平。該信號施加到充電控制用NM0S晶體管M12的 柵極，因此，充電控制用麗0S晶體管M12導通，從充電器30向二次電池Bat供給
9充電電流。
若二次電池Bat的電壓成為麗0S晶體管Q2的閾值電壓以下，則即使端子 Cin成為高電平，醒0S晶體管Q2也不能導通，因此，第一倒相電路210的輸出成 為高阻抗，不能使得第二倒相電路220的PMOS晶體管Q3導通。因此，第二倒相 電路220的輸出成為低電平，充電控制端子Cout也成為低電平，因此，充電控 制用NMOS晶體管M12成為截止，從充電器30向二次電池Bat供給的充電電流被 斷開。
二次電池Bat的電壓成為PM0S晶體管Q3的閾值電壓以下場合也同樣，第 一倒相電路210的輸出即使成為低電平，PM0S晶體管Q3的柵極電壓也不能下 降到閾值電壓以下，因此,PM0S晶體管Q3成為截止，第二倒相電路220的輸出 成為低電平。
如上所述，二次電池Bat的電壓成為NM0S晶體管Q2的閾值電壓以下或 PM0S晶體管Q3的閾值電壓以下場合，充電控制端子Cout成為低電平，充電控 制用NM0S晶體管M12截止，禁止充電。
圖12是記載在專利文獻1的圖8中的低電壓充電禁止電路。該電路是在圖 11所示的第一倒相電路210的麗0S晶體管Q2的源極和負電源端子Vss之間追 加麗0S晶體管Q9構(gòu)成，所述NM0S晶體管Q9連接漏極及柵極，即所謂二極連接。
在該電路中，若第一倒相電路210的輸入端Cin的電壓沒有達到NM0S晶體 管Q2和Q9的閾值電壓的和以上，則NM0S晶體管Q2和Q9不導通。另夕卜，即使畫OS 晶體管Q2和Q9導通，第一倒相電路210的輸出為低電平場合，由于該電平與負 電源端子Vss電壓相比，僅僅高麗0S晶體管Q9的閾值電壓，因此，二次電池Bat 的電壓若沒有達到麗0S晶體管Q9的閾值電壓和PM0S晶體管Q3的閾值電壓的 和以上，則PM0S晶體管Q3也不導通。
艮口，二次電池Bat的電壓若成為麗0S晶體管Q2和Q9的閾值電壓的和以下， 或麗0S晶體管Q9的閾值電壓和PM0S晶體管Q3的閾值電壓的和以下，則充電控 制端子Cout成為低電平，使得充電控制用麗0S晶體管M12截止，從充電器30向 二次電池Bat供給的充電電流被斷開。
10艮P，通過追加二極連接的NM0S晶體管Q9，能提高低電壓充電禁止電路的 檢測電平。
專利文獻l:日本專利第3710920號公報
但是，在專利文獻l的方法中，存在只能以NMOS晶體管的閾值電壓單位變 更低電壓檢測電平的問題。還存在只能朝提高檢測電壓的方向進行變更的問 題。
再有,低電壓檢測電平變更必須對各半導體裝置實行，隨著半導體裝置 種類增加，也成為問題。

發(fā)明內(nèi)容
本發(fā)明就是為解決上述先有技術(shù)所存在的問題而提出來的，本發(fā)明的目 的在于,提供能精細地設(shè)定低電壓檢測電平、也能進一步降低檢測電平、且 能以同一半導體裝置與多種檢測電平對應(yīng)的二次電池保護用半導體裝置，使 用該二次電池保護用半導體裝置的電池組件，以及使用該電池組件的電子設(shè)備。
為了實現(xiàn)上述目的，本發(fā)明提出以下方案
(1) 一種二次電池保護用半導體裝置(與圖1-圖8對應(yīng))，檢測二次電池 過充電、過放電、充電過流、放電過流、短路電流、過熱狀態(tài)中任一種，在 所述二次電池的負電源端子和負載一端或充電器的負電源端子之間，串聯(lián)連 接放電控制用晶體管和充電控制用晶體管，控制所述放電控制用晶體管和充 電控制用晶體管導通/截止，保護所述二次電池，其特征在于
所述二次電池保護用半導體裝置設(shè)有低電壓充電禁止電路，二次電池的 電壓下降到所設(shè)定電壓以下場合，使得所述充電控制用晶體管截止，禁止充 電；
能通過微調(diào)電路變更該低電壓充電禁止電路檢測到的所述所設(shè)定的電壓。
因此，能以同一半導體裝置與多種檢測電平對應(yīng)，同時，能提高檢測電平的設(shè)定精度。
(2) 本技術(shù)方案與圖l對應(yīng),在上述(l)所述的二次電池保護用半導體裝 置中，其特征在于
上述低電壓充電禁止電路設(shè)有
第一倒相電路,充電動作模式時，輸入高電平，電源端子與上述二次電池
的電源端子連接；以及
第二倒相電路，所述第一倒相電路的輸出輸入該第二倒相電路，電源端
子與上述充電器的電源端子連接；
能通過所述微調(diào)變更所述第 一倒相電路的輸入閾值電壓； 所述二次電池的電壓下降到上述所設(shè)定電壓以下場合，根據(jù)所述第二倒
相電路的輸出，使得所述充電控制用晶體管截止。
因此，能以同一半導體裝置與多種檢測電平對應(yīng)。
(3) 本技術(shù)方案與圖1對應(yīng)，在上述(2)所述的二次電池保護用半導體裝
置中，其特征在于
所述第一倒相電路設(shè)有使得柵極和漏極共連接的第一PMOS晶體管和第
一NM0S晶體管；
所述第一PMOS晶體管的源極與所述二次電池的正電源端子連接； 在所述第一麗OS晶體管的源極與所述二次電池的負電源端子之間，串聯(lián) 連接二極連接的至少一個NMOS晶體管；
在所述二極連接的各麗OS晶體管的源極-漏極之間連接微調(diào)熔斷器； 將上述第一PMOS晶體管和上述第一麗OS晶體管的共連接的柵極作為所
述第一倒相電路的輸入端；
將上述第一PMOS晶體管和上述第一NMOS晶體管的共連接的漏極作為所
述第一倒相電路的輸出端。
因此，所述第一倒相電路的輸入閾值電壓通過切斷微調(diào)熔斷器以NMOS晶 體管的閾值電壓的間隔上升，由此，能提高檢測電壓。
(4) 本技術(shù)方案與圖2-圖5對應(yīng)，在上述(l)所述的二次電池保護用半導體裝置中，其特征在于
上述低電壓充電禁止電路設(shè)有
第一倒相電路，充電動作模式時，輸入高電平，電源端子與上述二次電池
的電源端子連接；以及
第二倒相電路，所述第一倒相電路的輸出輸入該第二倒相電路，電源端 子與上述充電器的電源端子連接；
能通過所述微調(diào)變更所述第二倒相電路的輸入閾值電壓；
所述二次電池的電壓下降到上述所設(shè)定電壓以下場合，根據(jù)所述第二倒 相電路的輸出，使得所述充電控制用晶體管截止。
因此，能以同一半導體裝置與多種檢測電平對應(yīng)。
(5) 本技術(shù)方案與圖2-圖5對應(yīng)，在上述(4)所述的二次電池保護用半導 體裝置中，使得上述第二倒相電路的輸入閾值電壓通過進行上述微調(diào)變高， 因此，能降低檢測電壓。
(6) 本技術(shù)方案與圖2對應(yīng)，在上述(5)所述的二次電池保護用半導體裝
置中，其特征在于-.
上述第二倒相電路設(shè)有
第二PMOS晶體管，柵極與上述第一倒相電路的輸出端連接，源極與上述 充電器的正電源端子連接；以及
耗盡型麗OS晶體管，柵極與上述充電器的負電源端子連接； 使得所述第二PMOS晶體管的漏極和所述耗盡型NMOS晶體管的漏極共連
接同時，作為所述第二倒相電路的輸出端；
在所述耗盡型麗OS晶體管的源極和所述充電器的負電源端子之間，串聯(lián)
連接至少一個電阻；
在上述各電阻上并聯(lián)連接微調(diào)熔斷器。
因此，所述第二倒相電路的輸入閾值電壓通過切斷微調(diào)熔斷器能以多種 間隔提高比閾值電壓小的電壓范圍，由此，能以比閾值電壓小(精細)的間隔 設(shè)定檢測電壓。(7) 本技術(shù)方案與圖3對應(yīng),在上述(5)所述的二次電池保護用半導體裝
置中，其特征在于
上述第二倒相電路設(shè)有
第二PMOS晶體管，柵極與上述第一倒相電路的輸出端連接，源極與上述 充電器的正電源端子連接；以及
耗盡型應(yīng)OS晶體管，柵極、源極及背柵極與上述充電器的負電源端子連
接；
在上述第二PMOS晶體管的漏極和所述耗盡型醒OS晶體管的漏極之間，串 聯(lián)連接柵極與源極連接、背柵極與所述充電器的負電源端子連接的至少一個 耗盡型NMOS晶體管；
在上述串聯(lián)連接的各耗盡型畫OS晶體管的源極-漏極之間，連接微調(diào)熔 斷器。
因此，所述第二倒相電路的輸入閾值電壓通過切斷微調(diào)熔斷器能以多種 間隔提髙比閾值電壓小的電壓范圍，由此，能以比閾值電壓小的間隔設(shè)定檢 測電壓。
(8) 本技術(shù)方案與圖4對應(yīng)，在上述(5)所述的二次電池保護用半導體裝 置中，其特征在于
上述第二倒相電路設(shè)有
第二PMOS晶體管,柵極與上述第一倒相電路的輸出端連接,源極與上述 充電器的正電源端子連接；以及
耗盡型麗OS晶體管，柵極、源極及背柵極與上述充電器的負電源端子連
接；
在上述第二PMOS晶體管的漏極和所述耗盡型蘭OS晶體管的漏極之間，串 聯(lián)連接柵極與所述充電器的負電源端子連接、背柵極與自身源極連接的至少 一個耗盡型醒OS晶體管；
在上述串聯(lián)連接的各耗盡型函os晶體管的源極-漏極之間，連接微調(diào)熔斷器。
14因此，所述第二倒相電路的輸入閾值電壓通過切斷微調(diào)熔斷器能以多種 間隔提高比閾值電壓小的電壓范圍，由此，能以比閾值電壓小的間隔設(shè)定檢 測電壓。
(9) 本技術(shù)方案與圖5對應(yīng)，在上述(5)所述的二次電池保護用半導體裝
置中，其特征在于
上述第二倒相電路設(shè)有
第二PMOS晶體管，柵極與上述第一倒相電路的輸出端連接，源極與上述 充電器的正電源端子連接；以及
耗盡型NMOS晶體管，柵極、源極及背柵極與上述充電器的負電源端子連
接；
在上述第二PMOS晶體管的漏極和所述耗盡型醒OS晶體管的漏極之間，串
聯(lián)連接柵極及背柵極與所述充電器的負電源端子連接的至少一個耗盡型 麗0S晶體管；
在上述串聯(lián)連接的各耗盡型醒OS晶體管的源極-漏極之間，連接微調(diào)熔 斷器。
因此，所述第二倒相電路的輸入閾值電壓通過切斷微調(diào)熔斷器能以多種 間隔提高比閾值電壓小的電壓范圍，由此，能以比閾值電壓小的間隔設(shè)定檢 測電壓。
(10) 本技術(shù)方案與圖6對應(yīng)，在上述(4)所述的二次電池保護用半導體 裝置中，使得上述第二倒相電路的輸入閾值電壓通過實行上述微調(diào)變低，因 此，能提高檢測電壓。
(11) 本技術(shù)方案與圖6對應(yīng)，在上述(10)所述的二次電池保護用半導體
裝置中，其特征在于
上述第二倒相電路設(shè)有
第二PMOS晶體管，柵極與上述第一倒相電路的輸出端連接；以及 耗盡型醒OS晶體管，柵極及源極與上述充電器的負電源端子連接； 在上述第二PMOS晶體管的源極和所述充電器的正電源端子之間，串聯(lián)連接二極連接的至少一個PMOS晶體管；
在上述二極連接的各PMOS晶體管的源極-漏極之間，連接微調(diào)熔斷器； 使得所述第二PMOS晶體管的漏極和所述耗盡型麵OS晶體管的漏極共連
接同時,作為所述第二倒相電路的輸出端。
因此，所述第二倒相電路的輸入閾值電壓通過切斷微調(diào)熔斷器能以PMOS
晶體管的閾值電壓的間隔下降，由此，能提高檢測電壓。
(12) 本技術(shù)方案與圖7對應(yīng)，在上述(4)所述的二次電池保護用半導體
裝置中，其特征在于
上述第二倒相電路設(shè)有柵極與上述第一倒相電路的輸出端連接的第二 PMOS晶體管；
在上述第二PMOS晶體管的源極和所述充電器的正電源端子之間，設(shè)有二 極連接的至少一個PMOS晶體管串聯(lián)連接的電路，以及連接在該二極連接的各 PMOS晶體管的源極-漏極之間的微調(diào)熔斷器；
在所述第二PMOS晶體管的源極和所述充電器的負電源端子之間，設(shè)有權(quán) 利要求6-9中任一個記載的、設(shè)在所述第二PMOS晶體管的源極和所述充電器 的負電源端子之間的電路。
因此，所述第二倒相電路的輸入閾值電壓通過切斷微調(diào)熔斷器能在寬廣 范圍且以小的間隔進行設(shè)定。
(13) 本技術(shù)方案與圖8對應(yīng)，在上述(1)所述的二次電池保護用半導體 裝置中，其特征在于
上述低電壓充電禁止電路設(shè)有
第一倒相電路，充電動作模式時，輸入高電平，電源端子與上述二次電池 的電源端子連接；以及
第二倒相電路，所述第一倒相電路的輸出輸入該第二倒相電路，電源端 子與上述充電器的電源端子連接；
能通過所述微調(diào)變更所述第一倒相電路及第二倒相電路兩者的輸入閾 值電壓；所述二次電池的電壓下降到上述所設(shè)定電壓以下場合，根據(jù)所述第二倒 相電路的輸出，使得所述充電控制用晶體管截止。
因此，通過切斷微調(diào)熔斷器，能在寬廣范圍且以小的間隔設(shè)定上述低電 壓充電禁止電路的檢測電壓。
(14) 本技術(shù)方案與圖8對應(yīng),在上述(13)所述的二次電池保護用半導體
裝置中，其特征在于
使用上述(2)或(3)中記載的第一倒相電路，作為所述第一倒相電路； 使用上述(4)-(12)中任一個記載的第二倒相電路，作為所述第二倒相電路。
對所選擇的上述第一倒相電路及第二倒相電路進行組合。
(15) —種電池組件，使用上述(1)-(14)中任一個記載的二次電池保護
用半導體裝置。
(16) —種電子設(shè)備，例如攜帶電話，筆記本電腦，PDA等電子設(shè)備，使用 上述(15)中記載的電池組件。
下面說明本發(fā)明效果。
按照本發(fā)明，在低電壓充電禁止電路，設(shè)有與二次電池的電源端子連接 的第一倒相電路，以及與充電器的電源端子連接的第二倒相電路，能使用微 調(diào)熔斷器變更第一倒相電路的輸入閾值電壓，或第二倒相電路的輸入閾值電 壓，或上述雙方，因此，能變更低電壓充電禁止電路的檢測電壓，能通過同一 半導體裝置用于低電壓充電禁止電路檢測電壓不同的用途，同時，能提高檢 測精度。
另外，通過微調(diào)能提高檢測電壓，也能降低檢測電壓，用途更廣。 再有，能組合以MOS晶體管的閾值電壓間隔進行變更，以及以比閾值電壓 小的電壓間隔進行變更，通過組合上述兩種類變更，能高精度設(shè)定檢測電壓。


圖1是表示本發(fā)明第一實施例的低電壓充電禁止電路圖。
17圖2是表示本發(fā)明第二實施例的低電壓充電禁止電路圖。 圖3是表示本發(fā)明第三實施例的低電壓充電禁止電路圖。 圖4是表示本發(fā)明第四實施例的低電壓充電禁止電路圖。
圖5是表示本發(fā)明第五實施例的低電壓充電禁止電路圖。 圖6是表示本發(fā)明第六實施例的低電壓充電禁止電路圖。 圖7是表示本發(fā)明第七實施例的低電壓充電禁止電路圖。 圖8是表示本發(fā)明第八實施例的低電壓充電禁止電路圖。 圖9是使得充電器或負載30與內(nèi)藏保護用半導體裝置20的電池組件 IO連接場合的電路圖。
圖IO是保護用半導體裝置20的內(nèi)部電路圖。
圖11是用于說明背景技術(shù)的低電壓充電禁止電路圖。
圖12是用于說明背景技術(shù)的低電壓充電禁止電路圖。
具體實施例方式
下面，參照附圖詳細說明本發(fā)明實施例，在以下實施例中，雖然對構(gòu)成要 素,種類,組合，形狀，相對配置等作了各種限定，但是，這些僅僅是例舉，本發(fā) 明并不局限于此。
圖1是表示本發(fā)明第一實施例的低電壓充電禁止電路圖。 該電路內(nèi)藏在圖9所示的保護用半導體裝置20，由第一倒相電路21,第二 倒相電路22，倒相電路23, 24構(gòu)成。所述第一倒相電路21由PM0S晶體管M1， 麗0S晶體管M2， M5， M6及微調(diào)熔斷器(trimming fuse)Fl， F2構(gòu)成，所述第二 倒相電路22由PM0S晶體管M3及耗盡型醒0S晶體管M4構(gòu)成。該電路設(shè)有與二次 電池Bat及充電器30的正電源端子連接的正電源端子Vdd，與二次電池Bat的 負電源端子連接的負電源端子Vss,與充電器30的負電源端子連接的充電器 負電源端子V-，以及與輸入端子Cin及充電控制用醒0S晶體管M12的柵極連接 的充電控制端子Cout。第一倒相電路21的PM0S晶體管Ml的源極與正電源端子Vdd連接，漏極與 NM0S晶體管M2的漏極連接，柵極與麗0S晶體管M2的柵極連接，同時，與輸入端 子Cin連接。
應(yīng)0S晶體管M2的源極與NM0S晶體管M5的漏極連接，醒0S晶體管M5的柵極 與本身的漏極連接，即構(gòu)成為二極連接(diode-connected)。
蘭0S晶體管M5的源極與所謂二極連接的醒0S晶體管M6的漏極連接。 NM0S晶體管M6的柵極與負電源端子Vss連接。
第一倒相電路21的輸出從PM0S晶體管M1的漏極與麗0S晶體管M2的連接 節(jié)點輸出。
在麗0S晶體管M5的源極-漏極之間，連接微調(diào)熔斷器F1，在NM0S晶體管M6 的源極-漏極之間，連接微調(diào)熔斷器F2。
第二倒相電路22的PM0S晶體管M3的源極與正電源端子Vdd連接，漏極與 耗盡型麗0S晶體管M4的漏極連接，柵極成為第二倒相電路22的輸入，與第一 倒相電路21輸出連接。
耗盡型麗0S晶體管M4的柵極與源極連接，并與充電器負電源端子V-連接。
第二倒相電路22的輸出從PMOS晶體管M3的漏極和耗盡型麗OS晶體管M4
的漏極的連接節(jié)點輸出。
第二倒相電路22的輸出與第一倒相電路21的輸入連接，倒相電路23的輸 出與倒相電路24的輸入連接。倒相電路24的輸出與充電控制端子Cout連接。 雖然沒有圖示，倒相電路23和24的電源與正電源端子Vdd和充電器負電源端
子v-連接。
在微調(diào)熔斷器F1和F2連接狀態(tài)下，圖l的電路與作為背景技術(shù)進行說明 的圖ll電路完全相同。即，二次電池Bat的電壓成為麗0S晶體管M2的閾值電壓 或PM0S晶體管M3的閾值電壓以下場合，低電壓充電禁止電路的充電控制端子 Cout成為低電平，充電控制用麗0S晶體管M12截止，禁止充電。
使用例如激光等，切斷微調(diào)熔斷器F1或F2中某一方場合，成為與作為背
19景技術(shù)進行說明的圖12電路完全相同，因此，二次電池Bat的電壓若成為麗OS 晶體管M2和M5或M6的閾值電壓的和以下，或成為畫0S晶體管M5或M6的閾值電 壓和PM0S晶體管M3的閾值電壓的和以下，則充電控制端子Cout成為低電平， 充電控制用麗0S晶體管M12截止，禁止充電。
再有，使用例如激光等，切斷微調(diào)熔斷器F1及F2雙方場合，二次電池Bat 的電壓若成為麗0S晶體管M2， M5， M6的閾值電壓之和以下，或成為畫0S晶體 管M5， M6和PM0S晶體管M3的閾值電壓之和以下，則充電控制端子Cout成為低 電平，充電控制用NM0S晶體管M12截止，禁止充電。
這樣，通過適當?shù)厍袛辔⒄{(diào)熔斷器F1， F2，能使得低電壓充電禁止電路
的檢測電平按以下三階段朝著提高檢測電壓方向變化
1) NM0S晶體管M2的閾值電壓(或PM0S晶體管M3的閾值電壓)。
2) 麗OS晶體管M2和M5或M6的閾值電壓之和(或麵OS晶體管M5或M6的閾 值電壓和PM0S晶體管M3的閾值電壓之和)。
3) NM0S晶體管M2， M5， M6的閾值電壓之和(或NMOS晶體管M5， M6的閾值 電壓和PM0S晶體管M3的閾值電壓之和)。
在本實施例中，在二極連接的源極-漏極之間連接熔斷器的NMOS晶體管
的數(shù)量以兩個為例進行說明，但其數(shù)量并不局限于兩個，可以根據(jù)檢測電平 作適當變更。
再有，通過分別變更二極連接的麗OS晶體管的閾值電壓，還能進一步增
加檢測電平的設(shè)定。 ,[第二實施例]
圖2是表示本發(fā)明第二實施例的低電壓充電禁止電路圖。 第一倒相電路21A是使用PM0S晶體管M1及NM0S晶體管M2的CM0S結(jié)構(gòu)的倒
相電路。第二倒相電路22A由PM0S晶體管M3,耗盡型畫0S晶體管M4，電阻R1，
R2,以及微調(diào)熔斷器F3， F4構(gòu)成。
PM0S晶體管M3的連接與第一實施例相同。在耗盡型醒0S晶體管M4的源極
和充電器負電源端子V-之間，串聯(lián)連接電阻R1及R2，在電阻R1上并聯(lián)連接微
20調(diào)熔斷器F3，在電阻R2上并聯(lián)連接微調(diào)熔斷器F4。
該電路在微調(diào)熔斷器F1和F2連接狀態(tài)下，也與作為背景技術(shù)進行說明的 圖ll電路完全相同。即，二次電池Bat的電壓成為NM0S晶體管M2的閾值電壓或 PM0S晶體管M3的閾值電壓以下場合，低電壓充電禁止電路的充電控制端子 Cout成為低電平，充電控制用NM0S晶體管M12截止，禁止充電。
若切斷微調(diào)熔斷器F3,則電阻R1插入耗盡型NM0S晶體管M4的源極和充電 器負電源端子V-之間。于是，耗盡型NM0S晶體管M4的漏極電流流過電阻R1， 在電阻R1發(fā)生電壓降。
由于該電壓降，耗盡型畫0S晶體管M4的柵極電壓比源極電壓低。S卩，柵極 偏壓成為負電壓，因此，耗盡型NM0S晶體管M4的漏極電流與0V偏壓時相比減 少。
耗盡型麗0S晶體管M4的漏極電流與PM0S晶體管M3的漏極電流相等，因此， PMOS晶體管M3的漏極電流也減少。
若PM0S晶體管M3的漏極電流減少，則PM0S晶體管M3的閾值電壓也變小， 因此,若第一倒相電路21A的輸出為低電平，則PM0S晶體管M3持續(xù)導通直到更 低的二次電池Bat的電壓。反之，與圖ll的電路相比，以更低電壓截止，因此， 能降低檢測電壓。
為了有效利用該電路，預(yù)先使得麗0S晶體管M2的閾值電壓比PM0S晶體管 M3的閾值電壓低很重要。
若切斷微調(diào)熔斷器F3， F4雙方，則能進一步降低PM0S晶體管M3的閾值電 壓。再有，通過預(yù)先變更電阻R1和R2的電阻值，能三階段地變更閾值電壓。又， 通過進一步串聯(lián)追加電阻與微調(diào)熔斷器的并聯(lián)電路，能擴展檢測電壓的設(shè)定 范圍，或精細地設(shè)定檢測電壓。
圖3是表示本發(fā)明第三實施例的低電壓充電禁止電路圖。 與圖2電路不同部分在于去除插入在耗盡型NM0S晶體管M4的源極和充 電器負電源端子V-之間的電阻R1及R2，在PM0S晶體管M3的漏極和耗盡型NM0S晶體管M4的漏極之間，追加串聯(lián)連接的耗盡型NM0S晶體管M7， M8，所述耗盡 型蘭0S晶體管M7， M8的柵極與源極連接，背柵極(back gate)與充電器負電源 端子V-連接。
該電路在微調(diào)熔斷器F3和F4連接狀態(tài)下，也與作為背景技術(shù)進行說明的 圖ll電路完全相同。
若切斷微調(diào)熔斷器F3，則耗盡型NM0S晶體管M7插入PM0S晶體管M3的漏極 和耗盡型NM0S晶體管M4的漏極之間。
在該狀態(tài)下，耗盡型醒0S晶體管M7的背柵極與充電器負電源端子V-連接, 源極與耗盡型麗0S晶體管M4的漏極連接，因此,背柵極的電位比源極電位低。 于是，由于襯底偏壓效果，耗盡型麗0S晶體管M7的閾值電壓上升，因此，O偏壓 時的漏極電流減少。
結(jié)果，PM0S晶體管M3的漏極電流減少，如第二實施例所述，PMOS晶體管 M3的閾值電壓變小，能降低檢測電壓。
若切斷微調(diào)熔斷器F3， F4雙方，則耗盡型麗0S晶體管M7的閾值電壓進一 步變大，O偏壓時的漏極電流減少，因此，PM0S晶體管M3的閾值電壓也進一步 降低，能進一步降低檢測電壓。
為了有效利用該電路，與第二實施例相同，預(yù)先使得麗0S晶體管M2的閾 值電壓比PMOS晶體管M3的閾值電壓低很重要。
圖4是表示本發(fā)明第四實施例的低電壓充電禁止電路圖。 與圖3電路不同部分在于使得耗盡型NM0S晶體管M7及M8的背柵極與自
身的源極連接，以及使得柵極與充電器負電源端子v-連接。
該電路在微調(diào)熔斷器F3和F4連接狀態(tài)下，也與作為背景技術(shù)進行說明的
圖ll電路完全相同。
若切斷微調(diào)熔斷器F3，則耗盡型麗0S晶體管M7插入PM0S晶體管M3的漏極 和耗盡型麗0S晶體管M4的漏極之間。
在該狀態(tài)下，耗盡型NM0S晶體管M7的源極電位成為耗盡型麗0S晶體管M4的漏極電壓，因此，柵極被施加負偏壓。因此，耗盡型NM0S晶體管M7的漏極電 流減少，因此，耗盡型麗0S晶體管M4的漏極電流也減少到與M7的漏極電流相 同。
其結(jié)果，PM0S晶體管M3的漏極電流也減少。若PM0S晶體管M3的漏極電流 減少，則也如第二實施例所述，PM0S晶體管M3的閾值電壓變小，因此，能降低 檢測電壓。
若切斷微調(diào)熔斷器F3， F4雙方，則能進一步降低檢測電壓。 為了有效利用該電路，與第二及第三實施例相同，預(yù)先使得NMOS晶體管 M2的閾值電壓比PMOS晶體管M3的閾值電壓低很重要。 [第五實施例]
圖5是表示本發(fā)明第五實施例的低電壓充電禁止電路圖。 與圖4電路不同部分在于使得耗盡型麗0S晶體管M7及M8的背柵極與充 電器負電源端子V-連接。該電路的動作與圖4的第四實施例完全相同。但是， 因背柵極與充電器負電源端子v-連接，襯底偏壓效果影響，能大大地降低檢 測電壓。
在圖3-圖5所示實施例中，哪個都表示兩個耗盡型麗OS晶體管將微調(diào)熔 斷器連接在源極-漏極之間場合，但本發(fā)明并不局限于兩個，可以根據(jù)檢測電 壓適當增減。另外，上述耗盡型麗OS晶體管的閾值電壓也沒有必要使其完全 相同，即使組合不同閾值電壓也沒有關(guān)系。
圖6是表示本發(fā)明第六實施例的低電壓充電禁止電路圖。 第一倒相電路21A是使用PM0S晶體管M1及NM0S晶體管M2的CM0S結(jié)構(gòu)的倒
相電路。第二倒相電路22E由PM0S晶體管M3，耗盡型麗0S晶體管M4， PMOS晶體
管M9， MIO，以及微調(diào)熔斷器F5， F6構(gòu)成。
PM0S晶體管M3源極與正電源端子Vdd之間，追加二極連接的PM0S晶體管
M9和M10的串聯(lián)電路，微調(diào)熔斷器F5連接在PMOS晶體管M9的源極-漏極之間，
微調(diào)熔斷器F6連接在PM0S晶體管M10的源極-漏極之間。在微調(diào)熔斷器F5和F6連接狀態(tài)下，圖6電路與作為背景技術(shù)進行說明的
圖ll電路完全相同。
若切斷微調(diào)熔斷器F5或F6中某一方，則由于二極連接的PM0S晶體管M9或 M10追加在PM0S晶體管M3的源極和正電源端子Vdd之間，第一倒相電路21A的 輸出為低電平場合，若二次電池Bat的電壓成為PM0S晶體管M3的闡值電壓和 PM0S晶體管M9或M10的閾值電壓之和以下，則PM0S晶體管M3成為截止，第二倒 相電路22E的輸出成為低電平。
再有，切斷微調(diào)熔斷器F5, F6雙方場合，若二次電池Bat的電壓成為PMOS 晶體管M3， M9， M10的閾值電壓之和以下，則充電控制端子Cout成為低電平， 充電控制用麗0S晶體管M12截止，禁止充電。
艮P，與圖l電路相同，能以PM0S晶體管M9及M10的閾值電壓的間隔，朝著提 高檢測電壓方向進行設(shè)定。
在該電路中，也能通過追加二極連接的PMOS晶體管和微調(diào)熔斷器的并聯(lián) 電路，擴展檢測電壓范圍。也可以通過變更二極連接的PMOS晶體管的閾值電 壓,進一步增加檢測電平的設(shè)定。
圖7是表示本發(fā)明第七實施例的低電壓充電禁止電路圖。 該電路是將圖2和圖6的第二倒相電路的微調(diào)電路部分合成而得。 在第二倒相電路22F的PM0S晶體管M3的源極與正電源端子Vdd之間，追加 二極連接的PM0S晶體管M9和M10的串聯(lián)電路，微調(diào)熔斷器F5連接在PM0S晶體 管M9的源極-漏極之間，微調(diào)熔斷器F6連接在PMOS晶體管M10的源極-漏極之 間，在耗盡型麵0S晶體管M4的源極和充電器負電源端子V-之間，追加電阻R1 及R2的串聯(lián)電路，微調(diào)熔斷器F3并聯(lián)連接在R1上，微調(diào)熔斷器F4并聯(lián)連接在 R2上。
如在圖2及圖6中所說明，通過切斷微調(diào)熔斷器F3， F4，能以比閾值電壓 小的電壓單位使得檢測電壓下降，通過切斷微調(diào)熔斷器F5， F6,能以PMOS晶 體管的閾值電壓的間隔提高檢測電壓。即，通過該電路能在寬廣范圍更精細地設(shè)定檢測電壓。
在本實施例中，組合圖2和圖6進行說明，但是，本發(fā)明并不受此局限，例
如，與圖6組合的微調(diào)電路可以是圖2-圖5中任意一個。
圖8是表示本發(fā)明第八實施例的低電壓充電禁止電路圖。 該電路是將圖1的第一倒相電路21和圖2的第二倒相電路22A合成而得。 在第一倒相電路21的麗0S晶體管M2的源極與負電源端子Vss之間，追加二極 連接的腿0S晶體管M5和M6的串聯(lián)電路，微調(diào)熔斷器F1連接在NM0S晶體管M5的 源極-漏極之間，微調(diào)熔斷器F2連接在醒0S晶體管M6的源極-漏極之間，在第 二倒相電路22A的耗盡型麗0S晶體管M4的源極和充電器負電源端子V-之間， 追加電阻R1及R2的串聯(lián)電路，微調(diào)熔斷器F3并聯(lián)連接在R1上，微調(diào)熔斷器F4 并聯(lián)連接在R2上。
如在圖1及圖2中所說明，通過切斷微調(diào)熔斷器F1， F2，能以NMOS晶體管 的閾值電壓的間隔提高檢測電壓，通過切斷微調(diào)熔斷器F3， F4，能使得檢測 電壓下降，因此，與圖7電路相同，能在寬廣范圍更精細地設(shè)定檢測電壓。
在圖8中，組合圖1的第一倒相電路21和圖2的第二倒相電路22A進行說明， 但是，本發(fā)明并不受此局限，例如，與圖1的第一倒相電路21組合的第二倒相 電路可以是圖2-圖5中任意一個。
通過將本發(fā)明涉及的二次電池保護用半導體裝置組裝在電池組件，或?qū)?該電池組件組裝在攜帶電話，筆記本電腦，PDA(個人數(shù)字助理，Personal Digital Assistance)等中，能實現(xiàn)精細地設(shè)定低電壓檢測電平、能進一步使 得檢測電平下降、且能以同一半導體裝置對應(yīng)多種檢測電平的電池組件，及
使用該電池組件的電子設(shè)備。
上面參照

了本發(fā)明的實施例，但本發(fā)明并不局限于上述實施 例。在本發(fā)明技術(shù)思想范圍內(nèi)可以作種種變更，它們都屬于本發(fā)明的保護范 圍。
2權(quán)利要求
1. 一種二次電池保護用半導體裝置，檢測二次電池過充電、過放電、充電過流、放電過流、短路電流、過熱狀態(tài)中任一種，在所述二次電池的負電源端子和負載一端或充電器的負電源端子之間，串聯(lián)連接放電控制用晶體管和充電控制用晶體管，控制所述放電控制用晶體管和充電控制用晶體管導通/截止，保護所述二次電池，其特征在于所述二次電池保護用半導體裝置設(shè)有低電壓充電禁止電路，二次電池的電壓下降到所設(shè)定電壓以下場合，使得所述充電控制用晶體管截止，禁止充電；能通過微調(diào)電路變更該低電壓充電禁止電路檢測到的所述所設(shè)定的電壓。
2. 如權(quán)利要求l所述的二次電池保護用半導體裝置，其特征在于 上述低電壓充電禁止電路設(shè)有第一倒相電路，充電動作模式時，輸入高電平，電源端子與上述二次電池 的電源端子連接；以及第二倒相電路，所述第一倒相電路的輸出輸入該第二倒相電路，電源端 子與上述充電器的電源端子連接；能通過所述微調(diào)變更所述第一倒相電路的輸入閾值電壓；所述二次電池的電壓下降到上述所設(shè)定電壓以下場合，根據(jù)所述第二倒 相電路的輸出，使得所述充電控制用晶體管截止。
3. 如權(quán)利要求2所述的二次電池保護用半導體裝置，其特征在于 所述第一倒相電路設(shè)有使得柵極和漏極共連接的第一PMOS晶體管和第一顧0S晶體管；所述第一PMOS晶體管的源極與所述二次電池的正電源端子連接； 在所述第一麗OS晶體管的源極與所述二次電池的負電源端子之間，串聯(lián)連接二極連接的至少一個NMOS晶體管；在所述二極連接的各NMOS晶體管的源極-漏極之間連接微調(diào)熔斷器； 將上述第一PMOS晶體管和上述第一應(yīng)OS晶體管的共連接的柵極作為所述第一倒相電路的輸入端；將上述第一PMOS晶體管和上述第一NMOS晶體管的共連接的漏極作為所述第一倒相電路的輸出端。
4. 如權(quán)利要求l所述的二次電池保護用半導體裝置，其特征在于 上述低電壓充電禁止電路設(shè)有第一倒相電路，充電動作模式時，輸入高電平，電源端子與上述二次電池 的電源端子連接；以及第二倒相電路，所述第一倒相電路的輸出輸入該第二倒相電路，電源端 子與上述充電器的電源端子連接；能通過所述微調(diào)變更所述第二倒相電路的輸入閾值電壓；所述二次電池的電壓下降到上述所設(shè)定電壓以下場合，根據(jù)所述第二倒 相電路的輸出，使得所述充電控制用晶體管截止。
5. 如權(quán)利要求4所述的二次電池保護用半導體裝置，其特征在于使得上述第二倒相電路的輸入閾值電壓通過進行上述微調(diào)變高。
6. 如權(quán)利要求5所述的二次電池保護用半導體裝置，其特征在于 上述第二倒相電路設(shè)有第二PMOS晶體管，柵極與上述第一倒相電路的輸出端連接，源極與上述 充電器的正電源端子連接；以及耗盡型麗OS晶體管，柵極與上述充電器的負電源端子連接； 使得所述第二PMOS晶體管的漏極和所述耗盡型NMOS晶體管的漏極共連接同時，作為所述第二倒相電路的輸出端；在所述耗盡型NMOS晶體管的源極和所述充電器的負電源端子之間，串聯(lián)連接至少一個電阻；在上述各電阻上并聯(lián)連接微調(diào)熔斷器。
7. 如權(quán)利要求5所述的二次電池保護用半導體裝置，其特征在于 上述第二倒相電路設(shè)有第二PMOS晶體管，柵極與上述第一倒相電路的輸出端連接，源極與上述 充電器的正電源端子連接；以及耗盡型麗OS晶體管，柵極、源極及背柵極與上述充電器的負電源端子連接；在上述第二PMOS晶體管的漏極和所述耗盡型麗OS晶體管的漏極之間，串聯(lián)連接柵極與源極連接、背柵極與所述充電器的負電源端子連接的至少一個 耗盡型NMOS晶體管；在上述串聯(lián)連接的各耗盡型NMOS晶體管的源極-漏極之間，連接微調(diào)熔 斷器。
8. 如權(quán)利要求5所述的二次電池保護用半導體裝置，其特征在于 上述第二倒相電路設(shè)有第二PMOS晶體管，柵極與上述第一倒相電路的輸出端連接，源極與上述 充電器的正電源端子連接；以及耗盡型麗OS晶體管，柵極、源極及背柵極與上述充電器的負電源端子連接；在上述第二PMOS晶體管的漏極和所述耗盡型NMOS晶體管的漏極之間，串 聯(lián)連接柵極與所述充電器的負電源端子連接、背柵極與自身源極連接的至少 一個耗盡型醒OS晶體管；在上述串聯(lián)連接的各耗盡型NMOS晶體管的源極-漏極之間，連接微調(diào)熔 斷器。
9. 如權(quán)利要求5所述的二次電池保護用半導體裝置，其特征在于 上述第二倒相電路設(shè)有第二PMOS晶體管，柵極與上述第一倒相電路的輸出端連接，源極與上述 充電器的正電源端子連接；以及耗盡型醒OS晶體管，柵極、源極及背柵極與上述充電器的負電源端子連接；在上述第二PMOS晶體管的漏極和所述耗盡型NMOS晶體管的漏極之間，串 聯(lián)連接柵極及背柵極與所述充電器的負電源端子連接的至少一個耗盡型 NM0S晶體管；在上述串聯(lián)連接的各耗盡型NMOS晶體管的源極-漏極之間，連接微調(diào)熔 斷器。
10. 如權(quán)利要求4所述的二次電池保護用半導體裝置，其特征在于 使得上述第二倒相電路的輸入閾值電壓通過實行上述微調(diào)變低。
11. 如權(quán)利要求10所述的二次電池保護用半導體裝置，其特征在于 上述第二倒相電路設(shè)有第二PMOS晶體管，柵極與上述第一倒相電路的輸出端連接；以及 耗盡型NMOS晶體管，柵極及源極與上述充電器的負電源端子連接； 在上述第二PMOS晶體管的源極和所述充電器的正電源端子之間，串聯(lián)連 接二極連接的至少一個PMOS晶體管；在上述二極連接的各PMOS晶體管的源極-漏極之間，連接微調(diào)熔斷器； 使得所述第二PMOS晶體管的漏極和所述耗盡型NMOS晶體管的漏極共連接同時，作為所述第二倒相電路的輸出端。
12. 如權(quán)利要求4所述的二次電池保護用半導體裝置，其特征在于上述第二倒相電路設(shè)有柵極與上述第一倒相電路的輸出端連接的第二 PM0S晶體管；在上述第二PMOS晶體管的源極和所述充電器的正電源端子之間，設(shè)有二 極連接的至少一個PMOS晶體管串聯(lián)連接的電路，以及連接在該二極連接的各 PMOS晶體管的源極-漏極之間的微調(diào)熔斷器；在所述第二PMOS晶體管的源極和所述充電器的負電源端子之間，設(shè)有權(quán) 利要求6-9中任一個記載的、設(shè)在所述第二PMOS晶體管的源極和所述充電器 的負電源端子之間的電路。
13. 如權(quán)利要求l所述的二次電池保護用半導體裝置，其特征在于上述低電壓充電禁止電路設(shè)有第一倒相電路，充電動作模式時，輸入高電平，電源端子與上述二次電池的電源端子連接；以及第二倒相電路，所述第一倒相電路的輸出輸入該第二倒相電路，電源端子與上述充電器的電源端子連接；能通過所述微調(diào)變更所述第一倒相電路及第二倒相電路兩者的輸入閾值電壓；所述二次電池的電壓下降到上述所設(shè)定電壓以下場合，根據(jù)所述第二倒相電路的輸出，使得所述充電控制用晶體管截止。
14. 如權(quán)利要求13所述的二次電池保護用半導體裝置，其特征在于使用權(quán)利要求2或3中記載的第一倒相電路,作為所述第一倒相電路；使用權(quán)利要求4-12中任一個記載的第二倒相電路，作為所述第二倒相電路。
15. —種電池組件，其特征在于使用權(quán)利要求1-14中任一個記載的二次電池保護用半導體裝置。 —種電子設(shè)備，其特征在于使用權(quán)利要求15中記載的電池組件。
全文摘要
本發(fā)明涉及二次電池保護用半導體裝置，使用其的電池組件及電子設(shè)備。在二次電池保護用半導體裝置中，設(shè)有低電壓充電禁止電路，二次電池的電壓下降到所設(shè)定電壓以下場合，使得充電控制用晶體管截止，禁止充電。低電壓充電禁止電路設(shè)有第一倒相電路(21)，充電動作模式時，輸入高電平，負電源端子與二次電池的正電源端子連接；第二倒相電路(22)，第一倒相電路的輸出輸入該第二倒相電路，負電源端子與充電器的正電源端子連接。能通過熔斷器(F1，F(xiàn)2)的微調(diào)，變更第一倒相電路(21)的輸入閾值電壓。提供能精細地設(shè)定低電壓檢測電平、也能進一步降低檢測電平、能與多種檢測電平對應(yīng)的二次電池保護用半導體裝置。
文檔編號H02H7/18GK101499648SQ200910002969
公開日2009年8月5日 申請日期2009年1月23日 優(yōu)先權(quán)日2008年2月1日
發(fā)明者后藤智幸 申請人:株式會社理光