隔離型ldmos器件及其制造方法
【專利摘要】本發(fā)明公開了一種隔離型LDMOS器件，深N阱分成上下兩部分，深N阱將器件的源區(qū)、漏區(qū)和體區(qū)全部包括，在深N阱的周側形成有隔離環(huán)。通過上部分的摻雜濃度調(diào)節(jié)N管的關態(tài)擊穿電壓和N管或P管的N型區(qū)和隔離環(huán)之間的寄生PN結的擊穿電壓，通過下部分的摻雜濃度調(diào)節(jié)N管或P管的寄生PNP晶體管的縱向穿通電壓。本發(fā)明能增大器件設計的工藝窗口并有利于N管和P管的集成和在高壓側開關中的應用；還能省略高壓N阱，從而節(jié)省一層光刻、降低工藝成本以及節(jié)約器件外圍面積，還能能消除高壓N阱和深N阱的交界面的位置改變對N管的關態(tài)擊穿電壓產(chǎn)生的波動影響，有利于工業(yè)生產(chǎn)控制。本發(fā)明還公開了一種隔離型LDMOS器件的制造方法。
【專利說明】隔離型LDMOS器件及其制造方法
【技術領域】
[0001]本發(fā)明涉及半導體集成電路制造領域，特別是涉及一種隔離型LDMOS器件；本發(fā)明還涉及一種隔離型LDMOS器件的制造方法。
【背景技術】
[0002]現(xiàn)有技術中，隔離型LDMOS器件分為N型器件即隔離型NLDMOS器件和P型器件即隔離型LDPMOS器件；有時，隔離型NLDMOS器件和隔離型PLDMOS器件集成在同一襯底上進行制備。
[0003]如圖1所示，是現(xiàn)有隔離型NLDMOS器件的結構圖；在P型襯底17中形成有深N阱
10。在深N阱10中形成有由高壓P阱9和低壓P阱7組成的體區(qū)，在體區(qū)中形成有體區(qū)引出區(qū)5和源區(qū)3 ;在P型襯底17表面形成有多個場氧化層11，場氧化層11用于實現(xiàn)各有源區(qū)之間的隔離，場氧化層11為淺溝槽隔離場氧(STI)或局部場氧(LOCOS)。柵極由疊加于體區(qū)表面的柵介質層如柵氧2和多晶硅柵I組成。在深N阱10的外側形成有和其橫向接觸的高壓N阱8，在高壓N阱8中形成有由低壓N阱6和N+區(qū)4組成的漏區(qū)；在漏區(qū)和體區(qū)之間包括由一個場氧化層11，場氧化層11的一側和漏區(qū)接觸，另一側和體區(qū)相隔一定距離；多晶硅柵I的一側和源區(qū)3自對準，另一側延伸到漏區(qū)側的場氧化層11的表面上。被多晶硅柵I所覆蓋的體區(qū)即低壓P阱7的表面用于形成溝道，在體區(qū)和漏區(qū)即低壓P阱6之間的深N阱10和高壓N阱8組成器件的漂移區(qū)。在漏區(qū)外側的P型襯底17中形成有由高壓P阱9和低壓P阱7疊加形成的隔離環(huán)，在隔離環(huán)的表面形成有有P+區(qū)12組成的襯底引出區(qū)，該襯底引出區(qū)用于引出襯底電極。
[0004]如圖2所示，是現(xiàn)有隔離型PLDMOS器件的結構圖；現(xiàn)有隔離型PLDMOS和NLDMOS能集成在一起形成，所以兩個器件的很多區(qū)域都能同時形成，如深N阱10，高壓P阱9，低壓P阱7，高壓N阱8，低壓N阱6，以及各N+區(qū)和P+區(qū)，但是兩個器件各區(qū)域的形成位置和功能結構會有變化。在現(xiàn)有隔離型PLDMOS中，體區(qū)由形成于深N阱10中的低壓N阱6組成；體區(qū)的低壓N阱6還延伸到深N阱10外側的高壓N講8中，由形成于低壓N阱6表面的P+區(qū)13組成源區(qū)，由形成于低壓N阱6表面的N+區(qū)15組成體區(qū)引出區(qū)；在形成于深N阱10中的高壓P阱9和體區(qū)側面接觸并組成器件的漂移區(qū)，由形成于漂移區(qū)中的低壓P阱7和P+區(qū)14組成漏區(qū)。現(xiàn)有隔離型PLDMOS的隔離環(huán)結構和NLDMOS的相同。柵極也是由疊加于體區(qū)表面的柵介質層如柵氧2和多晶硅柵I組成。
[0005]現(xiàn)有技術中，隔離型NLDMOS器件和隔離型PLDMOS器件集成在一起制備，這時兩個器件的深N阱10需要采用相同的工藝形成。在隔離型NLDMOS器件中，漂移區(qū)的靠近體區(qū)的部分由深N阱10、漂移區(qū)的另一部分由高壓N阱8組成，故深N阱10的摻雜濃度要滿足隔離型NLDMOS器件的關態(tài)擊穿電壓的需要，當深N阱10的摻雜濃度增加時，顯然漂移區(qū)靠近體區(qū)一側的濃度會增加，這會降低器件的關態(tài)擊穿電壓。在隔離型PLDMOS器件中，深N阱10的主要作用是將P型襯底10和P型的漂移區(qū)即高壓P阱9和漏區(qū)即低壓P阱7和P+區(qū)14隔開，即由漂移區(qū)和漏區(qū)、深N阱10和P型襯底10之間組成一個寄生的PNP晶體管，當深N阱10的濃度增加時，寄生PNP晶體管的穿通電壓較大，這時P型襯底10和頂部的漂移區(qū)和漏區(qū)容易隔離開；而當深N阱10的濃度降低時，寄生PNP晶體管的穿通電壓變小，這時P型襯底10和頂部的漂移區(qū)和漏區(qū)容易穿通。由上可知，深N阱10的摻雜濃度在隔離型NLDMOS器件和隔離型PLDMOS器件中分別具有不同的要求，在隔離型NLDMOS器件中，深N阱10要求具有較低的摻雜，以滿足器件的較高的關態(tài)擊穿電壓的要求；而在隔離型PLDMOS器件中，深N阱10要求具有較高的摻雜，以滿足器件的寄生PNP晶體管具有較高的穿通電壓的要求；一般，隔離型NLDMOS器件的關態(tài)擊穿電壓要求設置在漏極的操作電壓的1.2倍以上，隔離型PLDMOS器件的寄生PNP晶體管具有較高的穿通電壓也要求設置在源極的操作電壓的1.2倍以上。
[0006]在具體應用中，隔離型NLDMOS器件即能應用在高壓側也能應用在低壓側，如圖3所示，是現(xiàn)有隔離型NLDMOS器件在高壓側開關(High-side switch)和低壓側開關(Low-side switch)的應用原理圖；如隔離型NLDMOS器件1la的漏極通過負載102a連接到電源電壓VDD、源極接地，柵極連接控制信號，隔離型NLDMOS器件1la為低壓側開關應用。隔離型NLDMOS器件1lb為高壓側開關應用，此時，隔離型NLDMOS器件1lb的漏極接電源電壓VDD，源極通過負載102b接地；由于源極通過負載102b接地，這時源區(qū)和體區(qū)位于高電位一側，而P型襯底17接地，這樣深N阱10需要實現(xiàn)體區(qū)和底部的P型襯底17的隔離，即保證P型的體區(qū)、深N阱10和P型襯底17組成的寄生PNP不穿通。對于隔離型PLDMOS器件，一般應用于高壓側，深N阱10的主要作用是將P型襯底10和頂部的漂移區(qū)和漏區(qū)隔開，即使其寄生的PNP晶體管不穿通。
[0007]現(xiàn)有技術中，由于深N阱10的摻雜要求要同時滿足隔離型NLDMOS器件的關態(tài)擊穿電壓的要求以及高壓側應用時寄生PNP晶體管的穿通電壓的要求，以及和隔離型PLDMOS器件集成時隔離型PLDMOS器件的寄生PNP晶體管的穿通電壓的要求，故深N阱10的工藝窗口很小。也即只有很小的一個摻雜濃度范圍的深N阱10滿足工藝要求。在現(xiàn)有技術中還通過形成高壓N阱8來提高器件的性能:
[0008]在圖1所示的現(xiàn)有隔離型NLDMOS器件中，高壓N阱8的作用有兩點:一是提高器件關態(tài)擊穿電壓到1.2倍的漏極即漏區(qū)電極的操作電壓以上，二是提高P型的隔離環(huán)和漏極的N型區(qū)即低壓N阱6和N+區(qū)4之間的寄生PN結的反向擊穿電壓到1.2倍的漏極的操作電壓以上，從而保證深N阱10與高壓N阱8組成的隔離阱能夠和P型襯底17實現(xiàn)電學隔離。
[0009]在圖2所示的現(xiàn)有隔離型PLDMOS器件中，高壓N阱8的作用為:提高P型的隔離環(huán)和體區(qū)的P型區(qū)即低壓N阱6和N+區(qū)15之間的寄生PN結的反向擊穿電壓到1.2倍的漏極的操作電壓以上，從而保證深N阱10與高壓N阱8組成的隔離阱能夠和P型襯底17實現(xiàn)電學隔離。
[0010]增加高壓N阱8雖然能夠帶來提高隔離型NLDMOS器件的關態(tài)擊穿電壓和提高隔離型NLDMOS器件和PLDMOS器件的深N阱10和P型襯底17之間的隔離的作用，但是這也帶來了以下三處劣勢:
[0011]第一、增加高壓N講8會多一層光刻,增加了工藝成本。
[0012]第二、為了提高深N阱10與高壓N阱8組成的隔離阱和P型襯底17之間的耐壓達到器件漏極工作電壓的1.2倍以上，需要把高壓N阱8打開的區(qū)域尺寸拉大，這樣就增加了器件外圍尺寸。
[0013]第二、圖1中深N阱10與高壓N阱8在多晶硅柵I的下方交界處的位置對N管即隔離型NLDMOS器件關態(tài)擊穿電壓比較敏感，當光刻、摻雜注入、爐管等工藝有較小波動時，深N阱10以及高壓N阱8在多晶硅柵I下方交界處的位置也會發(fā)生較小的變化，而N管關態(tài)擊穿電壓會有比較大的波動，這對于工業(yè)生產(chǎn)控制不利。
【發(fā)明內(nèi)容】
[0014]本發(fā)明所要解決的技術問題是提供一種隔離型LDMOS器件，能同時對器件的關態(tài)擊穿電壓和縱向穿通電壓進行調(diào)節(jié)并分別實現(xiàn)兩個擊穿電壓的提高，能減少工藝成本、節(jié)約器件外圍面積，能提高N管器件的關態(tài)擊穿電壓穩(wěn)定性并有利于工業(yè)生產(chǎn)控制。為此，本發(fā)明還提供一種隔離型LDMOS器件的制造方法。
[0015]為解決上述技術問題，本發(fā)明提供的隔離型LDMOS器件包括:
[0016]深N阱，形成于P型襯底中，所述深N阱分為上部分和下部分，所述下部分由深N阱注入?yún)^(qū)組成，所述上部分由所述深N阱注入?yún)^(qū)疊加上P型注入?yún)^(qū)組成，所述深N阱注入?yún)^(qū)和所述P型注入?yún)^(qū)采用相同的注入窗口，所述P型注入?yún)^(qū)的結深小于所述深N阱注入?yún)^(qū)的結深，所述P型注入?yún)^(qū)疊加到所述深N阱注入?yún)^(qū)后使所述上部分為N型摻雜且摻雜濃度小于所述下部分的摻雜濃度。
[0017]隔離環(huán)形成于所述P型襯底中并用于引出襯底電極，所述隔離環(huán)圍繞在所述深N阱的周側，所述隔離環(huán)由高壓P阱組成、或所述隔離環(huán)由低壓P阱組成、或所述隔離環(huán)由低壓P阱疊加于高壓P阱中組成，在所述隔離環(huán)表面形成有由P+區(qū)組成隔離環(huán)引出區(qū)。
[0018]隔離型LDMOS器件為隔離型LNMOS器件或隔離型PLDMOS器件。
[0019]當所述隔離型LDMOS器件為隔離型LNMOS器件時，所述隔離型LNMOS器件的體區(qū)形成于所述深N阱中且由疊加的高壓P阱和低壓P阱組成，在所述隔離型LNMOS器件的體區(qū)中形成有由N+區(qū)組成的源區(qū)以及形成有由P+區(qū)組成的體區(qū)引出區(qū)；所述隔離型LNMOS器件的漏區(qū)包括形成于所述深N阱中的低壓N阱和形成于該低壓N阱中的N+區(qū)，所述隔離型LNMOS器件的漏區(qū)和體區(qū)之間的區(qū)域為漂移區(qū)，所述隔離型LNMOS器件的漏區(qū)和漂移區(qū)都位于所述上部分中且通過調(diào)節(jié)所述上部分的摻雜濃度調(diào)節(jié)所述隔離型LNMOS器件的關態(tài)擊穿電壓，所述上部分的摻雜濃度越低所述隔離型LNMOS器件的關態(tài)擊穿電壓越高；所述隔離型LNMOS器件的漏區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓也由所述上部分的摻雜濃度調(diào)節(jié)，所述上部分的摻雜濃度越低所述隔離型LNMOS器件的漏區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓越高；通過調(diào)節(jié)所述下部分的摻雜濃度調(diào)節(jié)所述隔離型LNMOS器件的體區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓，所述下部分的摻雜濃度越高所述隔離型LNMOS器件的體區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓越高。
[0020]當所述隔離型LDMOS器件為隔離型LPMOS器件時，所述隔離型LPMOS器件的體區(qū)形成于所述深N阱中低壓N阱組成，在所述隔離型LPMOS器件的體區(qū)中形成有由P+區(qū)組成的源區(qū)以及形成有由N+區(qū)組成的體區(qū)引出區(qū)；所述隔離型LPMOS器件的漂移區(qū)由形成于所述深N阱中的高壓P阱組成，所述隔離型LPMOS器件的所述高壓P阱和所述體區(qū)側面接觸，在所述隔離型LPMOS器件的所述高壓P阱中形成有由低壓P阱和形成于該低壓P阱中的P+區(qū)組成的漏區(qū)；所述隔離型LPMOS器件的體區(qū)位于所述上部分中，所述隔離型LPMOS器件的體區(qū)引出區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓由所述上部分的摻雜濃度調(diào)節(jié)，所述上部分的摻雜濃度越低所述隔離型LPMOS器件的體區(qū)引出區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓越高；通過調(diào)節(jié)所述下部分的摻雜濃度調(diào)節(jié)所述隔離型LPMOS器件的漏區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓，所述下部分的摻雜濃度越高所述隔離型LPMOS器件的漏區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓越高。
[0021]進一步的改進是，當所述隔離型LDMOS器件為隔離型LNMOS器件時，所述隔離型LNMOS器件的關態(tài)擊穿電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上，所述隔離型LNMOS器件的漏區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上，所述隔離型LNMOS器件的體區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上。
[0022]當所述隔離型LDMOS器件為隔離型LPMOS器件時，所述隔離型LPMOS器件的體區(qū)引出區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓為所述隔離型LPMOS器件的源區(qū)的操作電壓的1.2倍以上，所述隔離型LPMOS器件的漏區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓為所述隔離型LPMOS器件的源區(qū)的操作電壓的1.2倍以上。
[0023]進一步的改進是，所述深N阱的結深為7 μ m?8.5 μ m，所述上部分的平均體濃度為5E14cm 3?7E14cm 3,下部分濃的平均體濃度為lE15cm 3?2.5E15cm 3。
[0024]進一步的改進是，所述深N阱注入?yún)^(qū)的注入能量為1800KeV?2200KeV，注入劑量為7E12cnT2?9E12cnT2 ;所述P型注入?yún)^(qū)的注入能量為200KeV?300KeV，注入劑量為8Ellcm 2?9.5Ellcm 2。
[0025]進一步的改進是，當所述隔離型LDMOS器件為隔離型LNMOS器件時，在所述體區(qū)表面上形成有由柵介質層和多晶硅柵組成的柵極，在所述體區(qū)和所述漏區(qū)之間形成有一場氧化層，該場氧化層的一側和所述漏區(qū)自對準、所述場氧化層的另一側和所述體區(qū)相隔一定距離，所述多晶硅柵的一側和所述源區(qū)自對準，所述多晶硅柵的另一側部分延伸到所述場氧化層表面，被所述多晶硅柵所覆蓋的所述體區(qū)表面用于形成溝道。
[0026]當所述隔離型LDMOS器件為隔離型LPMOS器件時，在所述體區(qū)表面上形成有由柵介質層和多晶硅柵組成的柵極，在所述體區(qū)和所述漏區(qū)之間形成有一場氧化層，該場氧化層的一側和所述漏區(qū)自對準、所述場氧化層的另一側和所述體區(qū)相隔一定距離，所述多晶硅柵的一側和所述源區(qū)自對準，所述多晶硅柵的另一側部分延伸到所述場氧化層表面，被所述多晶硅柵所覆蓋的所述體區(qū)表面用于形成溝道。
[0027]為解決上述技術問題，本發(fā)明提供的隔離型LDMOS器件的制造方法采用如下步驟形成所述深N阱:
[0028]步驟一、采用光刻工藝打開所述深N阱的形成區(qū)域。
[0029]步驟二、在光刻打開的所述深N阱的形成區(qū)域進行深N阱注入形成所述深N阱注入?yún)^(qū)。
[0030]步驟三、在光刻打開的所述深N阱的形成區(qū)域進行P型注入形成所述P型注入?yún)^(qū)。
[0031]步驟四、采用爐管工藝對所述深N阱注入?yún)^(qū)和所述P型注入?yún)^(qū)進行退火推阱。
[0032]進一步的改進是，當所述隔離型LDMOS器件為隔離型LNMOS器件時，所述隔離型LNMOS器件的關態(tài)擊穿電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上，所述隔離型LNMOS器件的漏區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上，所述隔離型LNMOS器件的體區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上。
[0033]當所述隔離型LDMOS器件為隔離型LPMOS器件時，所述隔離型LPMOS器件的體區(qū)引出區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓為所述隔離型LPMOS器件的源區(qū)的操作電壓的1.2倍以上，所述隔離型LPMOS器件的漏區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓為所述隔離型LPMOS器件的源區(qū)的操作電壓的1.2倍以上。
[0034]進一步的改進是，所述深N阱的結深為7 μ m?8.5 μ m，所述上部分的平均體濃度為5E14cm 3?7E14cm 3,下部分濃的平均體濃度為lE15cm 3?2.5E15cm 3。
[0035]進一步的改進是，所述深N阱注入?yún)^(qū)的注入能量為1800KeV?2200KeV，注入劑量為7E12cnT2?9E12cnT2 ;所述P型注入?yún)^(qū)的注入能量為200KeV?300KeV，注入劑量為8Ellcm_2?9.5Ellcm_2 ;步驟四所述退火推阱的溫度為1180攝氏度?1200攝氏度，時間為400分鐘?500分鐘。
[0036]進一步的改進是，所述深N阱的形成區(qū)域的橫向尺寸為30μπι?40μπι。
[0037]本發(fā)明中通過在深N阱的頂部注入P型注入?yún)^(qū)，P型注入?yún)^(qū)會對深N阱的頂部的N型雜質部分反型抵消，從而能降低深N阱的頂部的N型摻雜濃度并實現(xiàn)摻雜濃度不同的上部分和下部分，上部分和下部分的不同摻雜濃度所能帶來的有益效果為:
[0038]利用上部分較低的摻雜濃度能夠調(diào)節(jié)并提高隔離型NLDMOS器件即N管的關態(tài)擊穿電壓、漏區(qū)和隔離環(huán)之間形成的PN結的擊穿電壓以及隔離型LPMOS器件即P管的體區(qū)引出區(qū)和隔離環(huán)之間形成的PN結的擊穿電壓；而利用下部分較高的摻雜濃度能夠調(diào)節(jié)并提高N管和P管中的寄生PNP管的穿通電壓，這樣能夠實現(xiàn)N管的關態(tài)擊穿電壓和N管和P管的寄生PNP管的穿通電壓的分開調(diào)節(jié)，消除了現(xiàn)有技術中N管的關態(tài)擊穿電壓和N管和P管的寄生PNP管的穿通電壓的調(diào)節(jié)時對深N阱的摻雜濃度要求正好相反的矛盾，從而能增大器件設計的工藝窗口，有利于N管和P管的集成和在高壓側開關中的應用。
[0039]由于通過上部分的摻雜濃度的調(diào)節(jié)就能調(diào)節(jié)N管的關態(tài)擊穿電壓和隔離環(huán)和對應的N管或P管的N型區(qū)域之間的寄生PN結的擊穿電壓，故本發(fā)明能夠省略現(xiàn)有技術中所采用用于調(diào)節(jié)N管的關態(tài)擊穿電壓和隔離環(huán)和對應的N管或P管的N型區(qū)域之間的寄生PN結的擊穿電壓的高壓N阱，高壓N阱的省略能節(jié)省一層光刻，從而能減小工藝成本。另外，聞壓N講的省略還能減少器件外圍尺寸，從而能提聞集成度。節(jié)省聞壓N講之后，深N講的上部分會直接將漏區(qū)包圍，故N管的漏區(qū)和體區(qū)之間的漂移區(qū)全部由深N阱的上部分組成，消除了現(xiàn)有技術中采用高壓N阱時高壓N阱和深N阱的交界面的存在，從而能消除高壓N阱和深N阱的交界面的位置改變對N管的關態(tài)擊穿電壓產(chǎn)生的波動影響，有利于工業(yè)生產(chǎn)控制。
【專利附圖】
【附圖說明】
[0040]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0041]圖1是現(xiàn)有隔離型NLDMOS器件的結構圖；
[0042]圖2是現(xiàn)有隔離型PLDMOS器件的結構圖；
[0043]圖3是現(xiàn)有隔離型NLDMOS器件在高壓側開關和低壓側開關的應用原理圖；
[0044]圖4是本發(fā)明實施例隔離型NLDMOS器件的結構圖；
[0045]圖5是本發(fā)明實施例隔離型PLDMOS器件的結構圖。
【具體實施方式】
[0046]如圖4所示，是本發(fā)明實施例隔離型NLDMOS器件的結構圖；如圖5所示，是本發(fā)明實施例隔離型PLDMOS器件的結構圖。本發(fā)明實施例隔離型LDMOS器件包括:
[0047]深N阱18，形成于P型襯底如硅襯底17中，在P型襯底17表面形成有多個場氧化層11，場氧化層11用于實現(xiàn)各有源區(qū)之間的隔離，場氧化層11為淺溝槽隔離場氧(STI)或局部場氧(LOCOS)。
[0048]所述深N阱18分為上部分和下部分，所述下部分由深N阱注入?yún)^(qū)組成，所述上部分由所述深N阱注入?yún)^(qū)疊加上P型注入?yún)^(qū)組成，所述深N阱注入?yún)^(qū)和所述P型注入?yún)^(qū)采用相同的注入窗口，所述P型注入?yún)^(qū)的結深小于所述深N阱注入?yún)^(qū)的結深，所述P型注入?yún)^(qū)疊加到所述深N阱注入?yún)^(qū)后使所述上部分為N型摻雜且摻雜濃度小于所述下部分的摻雜濃度，即所述P型注入?yún)^(qū)會對所述深N阱18進行部分反型。
[0049]隔離環(huán)形成于所述P型襯底17中并用于引出襯底電極，所述隔離環(huán)圍繞在所述深N阱18的周側，所述隔離環(huán)由高壓P阱9組成、或所述隔離環(huán)由低壓P阱7組成、或所述隔離環(huán)由低壓P阱7疊加于高壓P阱9中組成，在所述隔離環(huán)表面形成有由P+區(qū)12組成隔離環(huán)引出區(qū)。
[0050]隔離型LDMOS器件為隔離型LNMOS器件或隔離型PLDMOS器件。
[0051]如圖4所示，當所述隔離型LDMOS器件為隔離型LNMOS器件時，所述隔離型LNMOS器件的體區(qū)形成于所述深N阱18中且由疊加的高壓P阱9和低壓P阱7組成，在所述隔離型LNMOS器件的體區(qū)中形成有由N+區(qū)3組成的源區(qū)以及形成有由P+區(qū)5組成的體區(qū)引出區(qū)；所述隔離型LNMOS器件的漏區(qū)包括形成于所述深N阱18中的低壓N阱6和形成于該低壓N阱6中的N+區(qū)4，所述隔離型LNMOS器件的漏區(qū)和體區(qū)之間的區(qū)域為漂移區(qū)，所述隔離型LNMOS器件的漏區(qū)和漂移區(qū)都位于所述上部分中且通過調(diào)節(jié)所述上部分的摻雜濃度調(diào)節(jié)所述隔離型LNMOS器件的關態(tài)擊穿電壓，所述上部分的摻雜濃度越低所述隔離型LNMOS器件的關態(tài)擊穿電壓越高；所述隔離型LNMOS器件的漏區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓也由所述上部分的摻雜濃度調(diào)節(jié)，所述上部分的摻雜濃度越低所述隔離型LNMOS器件的漏區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓越高；通過調(diào)節(jié)所述下部分的摻雜濃度調(diào)節(jié)所述隔離型LNMOS器件的體區(qū)、所述深N阱18和所述P型襯底17組成的寄生PNP的縱向穿通電壓，所述下部分的摻雜濃度越高所述隔離型LNMOS器件的體區(qū)、所述深N阱18和所述P型襯底17組成的寄生PNP的縱向穿通電壓越高。
[0052]較佳為，當所述隔離型LDMOS器件為隔離型LNMOS器件時，所述隔離型LNMOS器件的關態(tài)擊穿電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上，所述隔離型LNMOS器件的漏區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上，所述隔離型LNMOS器件的體區(qū)、所述深N阱18和所述P型襯底17組成的寄生PNP的縱向穿通電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上。
[0053]在所述體區(qū)表面上形成有由柵介質層如柵氧2和多晶硅柵I組成的柵極，在所述體區(qū)和所述漏區(qū)之間形成有一場氧化層11，該場氧化層11的一側和所述漏區(qū)自對準、所述場氧化層11的另一側和所述體區(qū)相隔一定距離，所述多晶硅柵I的一側和所述源區(qū)自對準，所述多晶硅柵I的另一側部分延伸到所述場氧化層11表面，被所述多晶硅柵I所覆蓋的所述體區(qū)表面用于形成溝道。
[0054]體區(qū)引出區(qū)5和源區(qū)3的頂部分別形成于金屬接觸并通過正面金屬層引出源極和體區(qū)電極，源極和體區(qū)引出電極連接在一起。在漏區(qū)的N+區(qū)4的頂部分別形成于金屬接觸并通過正面金屬層引出漏極。在隔離環(huán)引出區(qū)的P+區(qū)12的頂部形成金屬接觸并通過正面金屬層引出襯底電極。
[0055]如圖5所示，當所述隔離型LDMOS器件為隔離型LPMOS器件時，所述隔離型LPMOS器件的體區(qū)形成于所述深N阱18中低壓N阱6組成，在所述隔離型LPMOS器件的體區(qū)中形成有由P+區(qū)13組成的源區(qū)以及形成有由N+區(qū)15組成的體區(qū)引出區(qū)；所述隔離型LPMOS器件的漂移區(qū)由形成于所述深N阱18中的高壓P阱9組成，所述隔離型LPMOS器件的所述高壓P阱9和所述體區(qū)側面接觸，在所述隔離型LPMOS器件的所述高壓P阱9中形成有由低壓P阱7和形成于該低壓P阱7中的P+區(qū)組成的漏區(qū)；所述隔離型LPMOS器件的體區(qū)位于所述上部分中，所述隔離型LPMOS器件的體區(qū)引出區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓由所述上部分的摻雜濃度調(diào)節(jié)，所述上部分的摻雜濃度越低所述隔離型LPMOS器件的體區(qū)引出區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓越高；通過調(diào)節(jié)所述下部分的摻雜濃度調(diào)節(jié)所述隔離型LPMOS器件的漏區(qū)、所述深N阱18和所述P型襯底17組成的寄生PNP的縱向穿通電壓，所述下部分的摻雜濃度越高所述隔離型LPMOS器件的漏區(qū)、所述深N阱18和所述P型襯底17組成的寄生PNP的縱向穿通電壓越高。較佳為，當所述隔離型LDMOS器件為隔離型LPMOS器件時，所述隔離型LPMOS器件的體區(qū)引出區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓為所述隔離型LPMOS器件的源區(qū)的操作電壓的1.2倍以上，所述隔離型LPMOS器件的漏區(qū)、所述深N阱18和所述P型襯底17組成的寄生PNP的縱向穿通電壓為所述隔離型LPMOS器件的源區(qū)的操作電壓的1.2倍以上。
[0056]當所述隔離型LDMOS器件為隔離型LPMOS器件時，在所述體區(qū)表面上形成有由柵介質層2和多晶硅柵I組成的柵極，在所述體區(qū)和所述漏區(qū)之間形成有一場氧化層11，該場氧化層11的一側和所述漏區(qū)自對準、所述場氧化層11的另一側和所述體區(qū)相隔一定距離，所述多晶硅柵I的一側和所述源區(qū)自對準，所述多晶硅柵I的另一側部分延伸到所述場氧化層11表面，被所述多晶硅柵I所覆蓋的所述體區(qū)表面用于形成溝道。
[0057]當所述隔離型LDMOS器件為隔離型LPMOS器件時，體區(qū)引出區(qū)15和源區(qū)13的頂部分別形成于金屬接觸并通過正面金屬層引出源極和體區(qū)電極，源極和體區(qū)引出電極連接在一起。在漏區(qū)的N+區(qū)14的頂部分別形成于金屬接觸并通過正面金屬層引出漏極。在隔離環(huán)引出區(qū)的P+區(qū)16的頂部形成金屬接觸并通過正面金屬層引出襯底電極。
[0058]較佳為，所述深N阱18的結深為7 μ m?8.5 μ m,所述上部分的平均體濃度為5E14cm 3?7E14cm 3,下部分濃的平均體濃度為lE15cm 3?2.5E15cm 3。所述深N講18的形成區(qū)域的橫向尺寸為30 μ m?40 μ m。所述深N阱18的所述深N阱注入?yún)^(qū)的注入能量為1800KeV?2200KeV，注入劑量為7E12cm_2?9E12cm_2 ;所述P型注入?yún)^(qū)的注入能量為200KeV?300KeV，注入雜質為硼，注入劑量為8E1 IcnT2?9.5E1 IcnT2。
[0059]由圖4和圖5可以看出，所述深N阱18將器件的源區(qū)、漏區(qū)和體區(qū)都包圍起來了，沒有再采用如圖1和2所示的高壓N阱8，直接通過深N阱18的上部分的摻雜濃度的調(diào)節(jié)就能實現(xiàn)N管的關態(tài)擊穿電壓、以及N管和P管的隔離環(huán)的P型區(qū)和對應的深N阱18中的漏區(qū)或體區(qū)的N型區(qū)形成的寄生PN結的擊穿電壓，直接通過深N阱18的下部分的摻雜濃度調(diào)節(jié)就能實現(xiàn)N管或P管的寄生PNP的縱向穿通電壓的調(diào)節(jié)；由于本發(fā)明實施例實現(xiàn)了對深N阱18的上部分和下部分的摻雜濃度的分開調(diào)節(jié)，大大增加了器件設計的工藝窗口。另外，節(jié)省了高壓N阱8之后，能夠節(jié)省一層光刻，降低工藝成本；高壓N阱8的省略也能減少器件的外圍尺寸；另外對于N管，本發(fā)明實施例消除了現(xiàn)有技術中的高壓N阱8和深N阱之間的位于多晶硅柵底部的漂移區(qū)中的界面，從而能提高N管的關態(tài)電壓的穩(wěn)定性，有利于工業(yè)生產(chǎn)控制。
[0060]在本發(fā)明實施例中，高壓P阱9的結深要大于低壓P阱7的結深，高壓P阱9的摻雜濃度要小于低壓P阱7的摻雜濃度，都采用阱工藝形成，即先阱注入在進行退火推阱形成。相對于現(xiàn)有技術中采用的高壓N阱8，高壓N阱8的結深要大于低壓N阱6的結深，高壓N阱8的摻雜濃度要小于低壓N阱6的摻雜濃度，采用阱工藝形成，即先阱注入在進行退火推阱形成。
[0061]本發(fā)明實施例隔離型LDMOS器件的制造方法包括如下步驟:
[0062]首先、采用如下步驟形成所述深N阱18:
[0063]步驟一、利用爐管工藝在P型襯底17上生長一層屏蔽氧化層；之后，采用光刻工藝打開所述深N阱18的形成區(qū)域。較佳為，所述深N阱18的形成區(qū)域的橫向尺寸為30 μ m?40 μ m0
[0064]步驟二、在光刻打開的所述深N阱18的形成區(qū)域進行深N阱18注入形成所述深N阱注入?yún)^(qū)。較佳為，所述深N阱18的所述深N阱注入?yún)^(qū)的注入能量為ISOOKeV?2200KeV，注入劑量為7E12cnT2?9E12cnT2。
[0065]步驟三、在光刻打開的所述深N阱18的形成區(qū)域進行P型注入形成所述P型注入?yún)^(qū)。較佳為，所述P型注入?yún)^(qū)的注入能量為200KeV?300KeV，注入雜質為硼，注入劑量為8Ellcm 2?9.5Ellcm 2。
[0066]步驟四、采用爐管工藝對所述深N阱注入?yún)^(qū)和所述P型注入?yún)^(qū)進行退火推阱。所述退火推阱的溫度為1180攝氏度?1200攝氏度，時間為400分鐘?500分鐘。
[0067]形成所述深N阱18之后，還包括如下步驟:
[0068]步驟五、利用光刻和離子注入技術在所述P型襯底17上形成高壓P阱9并通過爐管工藝進行高溫推阱。
[0069]步驟六、形成所述場氧化層11。采用LOCOS工藝形成時包括步驟:利用化學氣象淀積技術在所述P型襯底17上生長一層氮化硅，利用光刻以及刻蝕技術去掉場氧區(qū)域的氮化硅，利用爐管技術進行局部場氧化，保留氮化硅的區(qū)域定義為有源區(qū)，去掉氮化硅的區(qū)域定義為隔離有源區(qū)的所述場氧化層11。
[0070]步驟七、利用光刻以及離子注入技術分別形成低壓N阱6以及低壓P阱7。
[0071]步驟八、利用刻蝕技術去除所述P型襯底17表面的屏蔽氧化層；其次，利用爐管工藝生長柵氧化層2 ;然后，利用化學氣象淀積技術生長多晶硅柵I ;最后，利用光刻刻蝕技術形成器件柵極。
[0072]步驟九、利用光刻以及離子注入形成N+區(qū)或P+區(qū)，從而形成器件的漏區(qū)、源區(qū)、體區(qū)引出區(qū)和隔離環(huán)引出區(qū)。之后形成金屬接觸分別和漏區(qū)、源區(qū)、體區(qū)引出區(qū)和隔離環(huán)引出區(qū)接觸，并形成正面金屬層分別引出漏極、源極、體區(qū)引出電極和襯底引出電極。
[0073]以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
【權利要求】
1.一種隔離型LDMOS器件，其特征在于，包括: 深N阱，形成于P型襯底中，所述深N阱分為上部分和下部分，所述下部分由深N阱注入?yún)^(qū)組成，所述上部分由所述深N阱注入?yún)^(qū)疊加上P型注入?yún)^(qū)組成，所述深N阱注入?yún)^(qū)和所述P型注入?yún)^(qū)采用相同的注入窗口，所述P型注入?yún)^(qū)的結深小于所述深N阱注入?yún)^(qū)的結深，所述P型注入?yún)^(qū)疊加到所述深N阱注入?yún)^(qū)后使所述上部分為N型摻雜且摻雜濃度小于所述下部分的摻雜濃度； 隔離環(huán)形成于所述P型襯底中并用于引出襯底電極，所述隔離環(huán)圍繞在所述深N阱的周側，所述隔離環(huán)由高壓P阱組成、或所述隔離環(huán)由低壓P阱組成、或所述隔離環(huán)由低壓P阱疊加于高壓P阱中組成，在所述隔離環(huán)表面形成有由P+區(qū)組成隔離環(huán)引出區(qū)； 隔離型LDMOS器件為隔離型LNMOS器件或隔離型PLDMOS器件； 當所述隔離型LDMOS器件為隔離型LNMOS器件時，所述隔離型LNMOS器件的體區(qū)形成于所述深N阱中且由疊加的高壓P阱和低壓P阱組成，在所述隔離型LNMOS器件的體區(qū)中形成有由N+區(qū)組成的源區(qū)以及形成有由P+區(qū)組成的體區(qū)引出區(qū)；所述隔離型LNMOS器件的漏區(qū)包括形成于所述深N阱中的低壓N阱和形成于該低壓N阱中的N+區(qū)，所述隔離型LNMOS器件的漏區(qū)和體區(qū)之間的區(qū)域為漂移區(qū)，所述隔離型LNMOS器件的漏區(qū)和漂移區(qū)都位于所述上部分中且通過調(diào)節(jié)所述上部分的摻雜濃度調(diào)節(jié)所述隔離型LNMOS器件的關態(tài)擊穿電壓，所述上部分的摻雜濃度越低所述隔離型LNMOS器件的關態(tài)擊穿電壓越高；所述隔離型LNMOS器件的漏區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓也由所述上部分的摻雜濃度調(diào)節(jié)，所述上部分的摻雜濃度越低所述隔離型LNMOS器件的漏區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓越高；通過調(diào)節(jié)所述下部分的摻雜濃度調(diào)節(jié)所述隔離型LNMOS器件的體區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓，所述下部分的摻雜濃度越高所述隔離型LNMOS器件的體區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓越高； 當所述隔離型LDMOS器件為隔離型LPMOS器件時，所述隔離型LPMOS器件的體區(qū)形成于所述深N阱中低壓N阱組成，在所述隔離型LPMOS器件的體區(qū)中形成有由P+區(qū)組成的源區(qū)以及形成有由N+區(qū)組成的體區(qū)引出區(qū)；所述隔離型LPMOS器件的漂移區(qū)由形成于所述深N阱中的高壓P阱組成，所述隔離型LPMOS器件的所述高壓P阱和所述體區(qū)側面接觸，在所述隔離型LPMOS器件的所述高壓P阱中形成有由低壓P阱和形成于該低壓P阱中的P+區(qū)組成的漏區(qū)；所述隔離型LPMOS器件的體區(qū)位于所述上部分中，所述隔離型LPMOS器件的體區(qū)引出區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓由所述上部分的摻雜濃度調(diào)節(jié)，所述上部分的摻雜濃度越低所述隔離型LPMOS器件的體區(qū)引出區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓越高；通過調(diào)節(jié)所述下部分的摻雜濃度調(diào)節(jié)所述隔離型LPMOS器件的漏區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓，所述下部分的摻雜濃度越高所述隔離型LPMOS器件的漏區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓越聞。
2.如權利要求1所述的隔離型LDMOS器件，其特征在于:當所述隔離型LDMOS器件為隔離型LNMOS器件時，所述隔離型LNMOS器件的關態(tài)擊穿電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上，所述隔離型LNMOS器件的漏區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上，所述隔離型LNMOS器件的體區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上； 當所述隔離型LDMOS器件為隔離型LPMOS器件時，所述隔離型LPMOS器件的體區(qū)引出區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓為所述隔離型LPMOS器件的源區(qū)的操作電壓的1.2倍以上，所述隔離型LPMOS器件的漏區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓為所述隔離型LPMOS器件的源區(qū)的操作電壓的1.2倍以上。
3.如權利要求1或2所述的隔離型LDMOS器件，其特征在于:所述深N阱的結深為7 μ m?8.5 μ m，所述上部分的平均體濃度為5E14cm_3?7E14cm_3，下部分濃的平均體濃度為 lE15cm3 ?2.5E15cm3。
4.如權利要求3所述的隔離型LDMOS器件，其特征在于:所述深N阱注入?yún)^(qū)的注入能量為1800KeV?2200KeV，注入劑量為7E12cm_2?9E12cm_2 ;所述P型注入?yún)^(qū)的注入能量為200KeV ?300KeV，注入劑量為 8E1 IcnT2 ?9.5E1 IcnT2。
5.如權利要求1所述的隔離型LDMOS器件，其特征在于:當所述隔離型LDMOS器件為隔離型LNMOS器件時，在所述體區(qū)表面上形成有由柵介質層和多晶硅柵組成的柵極，在所述體區(qū)和所述漏區(qū)之間形成有一場氧化層，該場氧化層的一側和所述漏區(qū)自對準、所述場氧化層的另一側和所述體區(qū)相隔一定距離，所述多晶硅柵的一側和所述源區(qū)自對準，所述多晶硅柵的另一側部分延伸到所述場氧化層表面，被所述多晶硅柵所覆蓋的所述體區(qū)表面用于形成溝道； 當所述隔離型LDMOS器件為隔離型LPMOS器件時，在所述體區(qū)表面上形成有由柵介質層和多晶硅柵組成的柵極，在所述體區(qū)和所述漏區(qū)之間形成有一場氧化層，該場氧化層的一側和所述漏區(qū)自對準、所述場氧化層的另一側和所述體區(qū)相隔一定距離，所述多晶硅柵的一側和所述源區(qū)自對準，所述多晶硅柵的另一側部分延伸到所述場氧化層表面，被所述多晶硅柵所覆蓋的所述體區(qū)表面用于形成溝道。
6.如權利要求1所述的隔離型LDMOS器件的制造方法，其特征在于，采用如下步驟形成所述深N阱: 步驟一、采用光刻工藝打開所述深N阱的形成區(qū)域； 步驟二、在光刻打開的所述深N阱的形成區(qū)域進行深N阱注入形成所述深N阱注入?yún)^(qū)； 步驟三、在光刻打開的所述深N阱的形成區(qū)域進行P型注入形成所述P型注入?yún)^(qū)； 步驟四、采用爐管工藝對所述深N阱注入?yún)^(qū)和所述P型注入?yún)^(qū)進行退火推阱。
7.如權利要求6所述的方法，其特征在于:當所述隔離型LDMOS器件為隔離型LNMOS器件時，所述隔離型LNMOS器件的關態(tài)擊穿電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上，所述隔離型LNMOS器件的漏區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上，所述隔離型LNMOS器件的體區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓為所述隔離型LNMOS器件的漏區(qū)的操作電壓的1.2倍以上； 當所述隔離型LDMOS器件為隔離型LPMOS器件時，所述隔離型LPMOS器件的體區(qū)引出區(qū)和所述隔離環(huán)之間形成的PN結的擊穿電壓為所述隔離型LPMOS器件的源區(qū)的操作電壓的1.2倍以上，所述隔離型LPMOS器件的漏區(qū)、所述深N阱和所述P型襯底組成的寄生PNP的縱向穿通電壓為所述隔離型LPMOS器件的源區(qū)的操作電壓的1.2倍以上。
8.如權利要求6或7所述的方法，其特征在于:所述深N阱的結深為7μ m?8.5 μ m，所述上部分的平均體濃度為5E14cm_3?7E14cm_3，下部分濃的平均體濃度為lE15cm_3?2.5E15cm 3。
9.如權利要求8所述的方法，其特征在于:所述深N阱注入?yún)^(qū)的注入能量為ISOOKeV?2200KeV,注入劑量為7E12cnT2?9E12cnT2 ;所述P型注入?yún)^(qū)的注入能量為200KeV?300KeV，注入劑量為8EllcnT2?9.5EllcnT2 ;步驟四所述退火推阱的溫度為1180攝氏度?1200攝氏度，時間為400分鐘?500分鐘。
10.如權利要求8所述的方法，其特征在于:所述深N阱的形成區(qū)域的橫向尺寸為.30 μ m ?40 μ m0
【文檔編號】H01L29/06GK104465774SQ201410652904
【公開日】2015年3月25日 申請日期:2014年11月17日 優(yōu)先權日:2014年11月17日
【發(fā)明者】李喆, 羅嘯 申請人:上海華虹宏力半導體制造有限公司