半導(dǎo)體器件及其制造方法
【專利摘要】本申請(qǐng)公開了一種半導(dǎo)體器件及其制造方法。一示例方法可以包括：在襯底上形成第一掩蔽層，并以第一掩蔽層為掩模，在襯底中形成半導(dǎo)體材料區(qū)；在襯底上形成第二掩蔽層，并以第二掩蔽層為掩模形成源區(qū)和漏區(qū)之一；在襯底上形成第三掩蔽層，并以第三掩蔽層為掩模形成源區(qū)和漏區(qū)中另一個(gè)；去除第三掩蔽層的一部分，所述部分靠近所述源區(qū)和漏區(qū)中另一個(gè)；以及形成柵介質(zhì)層，并在第三掩蔽層的剩余部分的側(cè)壁上以側(cè)墻的形式形成柵導(dǎo)體。
【專利說(shuō)明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體器件的尺寸越來(lái)越小，短溝道效應(yīng)愈加明顯。為此，提出了使用包括高K柵介質(zhì)和金屬柵導(dǎo)體的柵堆疊。為避免柵堆疊的性能退化，包括這種柵堆疊的半導(dǎo)體器件通常利用替代柵工藝來(lái)制造。替代柵工藝涉及在柵側(cè)墻之間限定的孔隙中形成高K柵介質(zhì)和金屬柵導(dǎo)體。然而，由于器件尺寸的縮小，要在如此小的孔隙中形成高K柵介質(zhì)和金屬導(dǎo)體越來(lái)越困難。
【發(fā)明內(nèi)容】
[0003]本公開的目的至少部分地在于提供一種半導(dǎo)體器件及其制造方法。
[0004]根據(jù)本公開的一個(gè)方面，提供了一種制造半導(dǎo)體器件的方法，包括:在襯底上形成第一掩蔽層，并以第一掩蔽層為掩模，在襯底中形成半導(dǎo)體材料區(qū)；在襯底上形成第二掩蔽層，并以第二掩蔽層為掩模形成源區(qū)和漏區(qū)之一；在襯底上形成第三掩蔽層，并以第三掩蔽層為掩模形成源區(qū)和漏區(qū)中另一個(gè)；去除第三掩蔽層的一部分，所述部分靠近所述源區(qū)和漏區(qū)中另一個(gè)；以及形成柵介質(zhì)層，并在第三掩蔽層的剩余部分的側(cè)壁上以側(cè)墻的形式形成柵導(dǎo)體。
[0005]根據(jù)本公開的另一方面，提供了一種制造半導(dǎo)體器件的方法，包括:在襯底上形成第一掩蔽層，并以第一掩蔽層為掩模形成源區(qū)和漏區(qū)之一；在襯底上形成第二掩蔽層，并以第二掩蔽層為掩模，在襯底中形成半導(dǎo)體材料區(qū)；在襯底上形成第三掩蔽層，并以第三掩蔽層為掩模形成源區(qū)和漏區(qū)中另一個(gè)；去除第三掩蔽層的一部分，所述部分靠近所述源區(qū)和漏區(qū)中另一個(gè)；以及形成柵介質(zhì)層，并在第三掩蔽層的剩余部分的側(cè)壁上以側(cè)墻的形式形成柵導(dǎo)體。
[0006]根據(jù)本公開的又一方面，提供了一種半導(dǎo)體器件，包括:襯底；在襯底中形成的半導(dǎo)體材料區(qū)；在襯底上形成的源區(qū)和漏區(qū)以及柵堆疊，其中，半導(dǎo)體材料區(qū)實(shí)質(zhì)上在源區(qū)和漏區(qū)之一中以及在柵堆疊下方延伸，以及所述柵堆疊包括:柵介質(zhì)；和柵導(dǎo)體，所述柵導(dǎo)體以側(cè)墻形式形成于位于柵堆疊一側(cè)的電介質(zhì)層的側(cè)壁上。
【專利附圖】
【附圖說(shuō)明】
[0007]通過(guò)以下參照附圖對(duì)本公開實(shí)施例的描述，本公開的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0008]圖1-9是示出了根據(jù)本公開實(shí)施例的制造半導(dǎo)體器件流程的示意圖；
[0009]圖10是示出了根據(jù)本公開另一實(shí)施例的半導(dǎo)體器件的示意圖；以及
[0010]圖11-14是示出了根據(jù)本公開另一實(shí)施例的制造半導(dǎo)體器件流程的示意圖?！揪唧w實(shí)施方式】
[0011]以下，將參照附圖來(lái)描述本公開的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。
[0012]在附圖中示出了根據(jù)本公開實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。
[0013]在本公開的上下文中，當(dāng)將一層/元件稱作位于另一層/元件“上”時(shí)，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另一層/元件“下”。
[0014]在常規(guī)工藝中，在利用“偽”柵堆疊以及該偽柵堆疊兩側(cè)的側(cè)墻在襯底中制造出源區(qū)和漏區(qū)之后，保留兩側(cè)的側(cè)墻而在側(cè)墻之間限定出孔隙，通過(guò)填充孔隙來(lái)形成真正的柵堆疊。與此不同，在本公開中，提出了一種“替代側(cè)墻”工藝。在形成源區(qū)和漏區(qū)之后，保留源區(qū)和漏區(qū)之一一側(cè)存在的材料層，并在該保留的材料層的側(cè)壁上以側(cè)墻的形式形成柵堆疊(特別是，柵導(dǎo)體)。從而可以在較大的空間(具體地，大致為柵區(qū)+源區(qū)和漏區(qū)中另一個(gè)的區(qū)域)上來(lái)形成柵堆疊，相比于僅在側(cè)墻之間的小孔隙中形成柵堆疊的常規(guī)工藝，可以使得工藝更加容易進(jìn)行。
[0015]根據(jù)本發(fā)明的實(shí)施例，可以利用掩蔽層來(lái)在襯底上的有源區(qū)中形成源區(qū)和漏區(qū)。具體地，例如可以利用一個(gè)掩蔽層來(lái)掩蔽有源區(qū)，露出有源區(qū)的一部分，可以對(duì)該部分進(jìn)行處理以形成源區(qū)和漏區(qū)之一。另外，可以利用另一掩蔽層來(lái)掩蔽有源區(qū)，露出有源區(qū)的另一部分，可以對(duì)該另一部分進(jìn)行處理以形成源區(qū)和漏區(qū)中另一個(gè)。
[0016]上述兩個(gè)掩蔽層可以按各種方式來(lái)形成，只要它們能夠掩蔽有源區(qū)并露出有源區(qū)的相應(yīng)部分，從而在源/漏形成工藝中充當(dāng)掩模。這兩個(gè)掩蔽層可以包括共享部分，該部分可以大致對(duì)應(yīng)于柵區(qū)。這種共享部分例如以側(cè)墻的形式提供。
[0017]在如上所述形成源區(qū)和漏區(qū)之后，可以對(duì)所述另一掩蔽層進(jìn)行構(gòu)圖，以去除第二掩蔽層的一部分(例如，上述共享部分)，從而進(jìn)一步露出有源區(qū)的又一部分?？梢栽诼冻龅脑撚忠徊糠稚蟻?lái)形成柵堆疊。例如，柵堆疊可以通過(guò)側(cè)墻工藝來(lái)形成。為了便于構(gòu)圖，所述另一掩蔽層優(yōu)選地包括由不同材料構(gòu)成的若干部分，這些部分中的至少一些相對(duì)于彼此可以具有刻蝕選擇性，從而可以選擇性去除其中的一些部分。
[0018]根據(jù)本發(fā)明的實(shí)施例，還可以利用又一掩蔽層來(lái)在襯底中形成半導(dǎo)體材料區(qū)。該半導(dǎo)體材料區(qū)隨后可以充當(dāng)溝道區(qū)。該半導(dǎo)體材料區(qū)可以包括與襯底不同的半導(dǎo)體材料，用以提升器件性能以及調(diào)節(jié)閾值電壓。該又一掩蔽層例如可以是上述一個(gè)掩蔽層或者另一個(gè)掩蔽層的一部分。
[0019]本公開可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0020]首先，參照?qǐng)D1-9，描述根據(jù)本公開一實(shí)施例的制造半導(dǎo)體器件的流程。
[0021]如圖1所示，提供襯底100。該襯底100可以是各種形式的襯底，例如但不限于體半導(dǎo)體材料襯底如體Si襯底等。在以下的描述中，為方便說(shuō)明，以體Si襯底為例進(jìn)行描述。在襯底100上，可以形成有淺溝槽隔離(STI) 102，用以隔離單獨(dú)器件的有源區(qū)。STI 102例如可以包括氧化物(例如，氧化硅)。這里需要指出的是，在以下描述的示例中，為方便說(shuō)明，僅描述了形成單個(gè)器件的情況。但是本公開不局限于此，而是可以應(yīng)用于形成兩個(gè)或更多器件的情況。
[0022]接下來(lái)，如圖2所示，可選地在襯底100的表面上例如通過(guò)沉積形成一薄氧化物層(例如，氧化硅)104。在襯底100上(在形成氧化物層104的情況下，在氧化物層104的表面上)例如通過(guò)沉積形成厚度約為100-200nm的第一子掩蔽層106-1和厚度約為30_50nm的第二子掩蔽層106-2。例如,第一子掩蔽層106-1可以包括氮化物(例如,氮化娃)，第二子掩蔽層106-2可以包括氧化物(例如，氧化硅)。第一子掩蔽層106-1和第二子掩蔽層106-2可以通過(guò)例如反應(yīng)離子刻蝕(RIE)被構(gòu)圖為覆蓋有源區(qū)的一部分(該部分大致對(duì)應(yīng)于隨后形成的源區(qū)或漏區(qū))。構(gòu)圖后的第一子掩蔽層106-1和第二子掩蔽層106-2在以下統(tǒng)稱為“第一掩蔽層”。
[0023]然后，可以以第一掩蔽層為掩模，在襯底中形成半導(dǎo)體材料區(qū)110。這種半導(dǎo)體材料區(qū)Iio例如可以如下形成。具體地，在形成氧化物層104的情況下，可以選擇性刻蝕氧化物層104，以露出襯底100。進(jìn)行熱氧化，在襯底100中形成氧化部分?？梢酝ㄟ^(guò)選擇性刻蝕，去除氧化部分，以形成開口。隨后在開口中可以通過(guò)外延生長(zhǎng)，形成半導(dǎo)體材料區(qū)110。優(yōu)選地，對(duì)于P型器件，半導(dǎo)體材料區(qū)110可以包括SiGe ;對(duì)于η型器件，半導(dǎo)體材料區(qū)110可以包括II1-V族化合物,例如InP、InAlAs或InGaAs等。本領(lǐng)域技術(shù)人員可以想到多種方式來(lái)在襯底100中形成這種嵌入半導(dǎo)體材料區(qū)110。
[0024]另外，還可以形成例如厚度約為0.5-lnm的界面層(IL) 108。這里，為了圖示方便，并沒有示出IL 108的厚度與氧化物層104的厚度之間的差異。
[0025]接下來(lái)，如圖3所示，在第一掩蔽層的側(cè)壁上形成第一側(cè)墻112。例如，該第一側(cè)墻112被形成為具有約5nm-50nm的寬度，以覆蓋有源區(qū)的一部分(該部分大致對(duì)應(yīng)于隨后形成的柵區(qū))。第一側(cè)墻112例如可以包括多晶硅或非晶硅。存在多種手段來(lái)形成側(cè)墻，在此不對(duì)側(cè)墻的形成進(jìn)行詳細(xì)描述。
[0026]這樣，第一掩蔽層和第一側(cè)墻112(以下稱作“第二掩蔽層”)露出了有源區(qū)的一部分。此時(shí)，可以以第二掩蔽層為掩模，進(jìn)行源/漏形成工藝，來(lái)在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)之一。例如，這可以如下進(jìn)行。
[0027]具體地,如圖3 (其中的豎直箭頭)所示,可以進(jìn)行延伸區(qū)(extension)注入，以形成延伸區(qū)116。例如，對(duì)于P型器件，可以通過(guò)注入P型雜質(zhì)如In、BF2或B ;對(duì)于η型器件，可以通過(guò)注入η型雜質(zhì)如As或P，來(lái)形成延伸區(qū)。這里需要指出的是，圖3中的虛線框116僅僅是為了圖示方便而示出為規(guī)則的矩形形狀。實(shí)際上，延伸區(qū)116的形狀由注入工藝決定，并且可能沒有明確的邊界。另外，為了優(yōu)化性能，可以在延伸區(qū)注入之前，進(jìn)行暈圈(halo)注入，如圖3中的傾斜箭頭所示。例如，對(duì)于P型器件，可以通過(guò)注入η型雜質(zhì)如As或P ;對(duì)于η型器件,可以通過(guò)注入P型雜質(zhì)如In、BF2或B,來(lái)形成暈圈(未示出)。
[0028]然后，如圖4中的箭頭所示，可以進(jìn)行源/漏注入，形成源/漏注入?yún)^(qū)118。源/漏注入優(yōu)選采用傾角離子注入。對(duì)于P型器件，可以通過(guò)注入P型雜質(zhì)如IruBF2或B ;對(duì)于η型器件，可以通過(guò)注入η型雜質(zhì)如As或P，來(lái)形成源/漏注入?yún)^(qū)。這里需要指出的是，圖4中的虛線框118僅僅是為了圖示方便而示出為規(guī)則的矩形形狀。實(shí)際上，源/漏注入?yún)^(qū)118的形狀由注入工藝決定，并且可能沒有明確的邊界。
[0029]接下來(lái)，如圖5所示，在襯底100上形成子掩蔽層120，以至少覆蓋上述形成的源區(qū)和漏區(qū)之一。子掩蔽層120例如可以包括氧化物(如氧化硅)。然后可以進(jìn)行平坦化處理例如化學(xué)機(jī)械拋光(CMP)，以露出第一子掩蔽層106-1，以便隨后進(jìn)行處理。在該示例中，由于第一掩蔽層具有氮化物(106-1)和氧化物(106-2)的堆疊結(jié)構(gòu)，在CMP時(shí)，氮化物(106-1)可以充當(dāng)CMP的停止層。
[0030]隨后，如圖6所示，可以通過(guò)相對(duì)于第一側(cè)墻112(例如，多晶硅或非晶硅)以及子掩蔽層120、氧化物層104 (例如，氧化硅)，選擇性刻蝕第一子掩蔽層106-1 (例如，氮化硅)，以去除第一子掩蔽層106-1。這種選擇性刻蝕例如可以通過(guò)熱磷酸來(lái)進(jìn)行。
[0031]此時(shí)，如圖6所示，子掩蔽層120和第一側(cè)墻112 (以下稱作“第三掩蔽層”)露出了有源區(qū)的一部分。此時(shí)，可以以第三掩蔽層為掩模，進(jìn)行源/漏形成工藝，來(lái)在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)中另一個(gè)。例如，這可以如下進(jìn)行。
[0032]具體地，如圖6所示，可以進(jìn)行延伸區(qū)(extension)注入，以形成延伸區(qū)124。例如，對(duì)于P型器件，可以通過(guò)注入P型雜質(zhì)如IruBF2或B ;對(duì)于η型器件，可以通過(guò)注入η型雜質(zhì)如As或P,來(lái)形成延伸區(qū)。這里需要指出的是，圖6中的虛線框124僅僅是為了圖示方便而示出為規(guī)則的矩形形狀。實(shí)際上，延伸區(qū)124的形狀由注入工藝決定，并且可能沒有明確的邊界。另外，為了優(yōu)化性能，可以在延伸區(qū)注入之前，進(jìn)行暈圈(halo)注入。例如，對(duì)于P型器件，可以通過(guò)注入η型雜質(zhì)如As或P ;對(duì)于η型器件，可以通過(guò)注入P型雜質(zhì)如In、BF2或B，來(lái)形成暈圈(未示出)。然后，可以進(jìn)行源/漏注入，形成源/漏注入?yún)^(qū)126。對(duì)于P型器件，可以通過(guò)注入P型雜質(zhì)如IruBF2或B ;對(duì)于η型器件，可以通過(guò)注入η型雜質(zhì)如As或P，來(lái)形成源/漏注入?yún)^(qū)。這里需要指出的是，圖6中的虛線框126僅僅是為了圖示方便而示出為規(guī)則的矩形形狀。實(shí)際上，源/漏注入?yún)^(qū)126的形狀由注入工藝決定，并且可能沒有明確的邊界。
[0033]接下來(lái)，如圖7所示，可以進(jìn)行退火處理例如尖峰退火、激光退火、快速退火等，以激活注入的雜質(zhì)，形成最終的源/漏區(qū)128。然后，可以通過(guò)選擇性刻蝕，去除第一側(cè)墻112。例如，第一側(cè)墻112(例如，多晶硅或非晶硅)可以通過(guò)TMAH溶液來(lái)選擇性去除。這樣，就在子掩蔽層120的一側(cè)留下了較大的空間(大致對(duì)應(yīng)于柵區(qū)+源區(qū)和漏區(qū)中另一個(gè)的區(qū)域)，從而可以容易地進(jìn)行柵堆疊的形成。
[0034]然后，如圖8所示，形成柵堆疊。具體地，例如可以通過(guò)沉積形成柵介質(zhì)層130。例如，柵介質(zhì)層130可以包括高K柵介質(zhì)材料如HfO2，厚度可以為約2-4nm。可選地，在形成柵介質(zhì)130之前，可以重構(gòu)IL。例如，可以通過(guò)對(duì)氧化物層104進(jìn)行選擇性刻蝕，來(lái)形成IL (未示出)。在柵介質(zhì)層130上，可以以側(cè)墻的形式形成柵導(dǎo)體134。在形成柵導(dǎo)體時(shí)，例如可以通過(guò)控制側(cè)墻形成工藝中的參數(shù)如沉積厚度、RIE參數(shù)等，使得所形成的側(cè)墻形式的柵導(dǎo)體134基本上位于下方已經(jīng)形成的源區(qū)和漏區(qū)之間。例如，柵導(dǎo)體134可以包括金屬柵導(dǎo)體材料如T1、Co、N1、Al、W及其合金等。優(yōu)選地，在柵介質(zhì)層130和柵導(dǎo)體134之間還可以形成功函數(shù)調(diào)節(jié)層132。功函數(shù)調(diào)節(jié)層132例如可以包括TaC、TiN, TaTbN, TaErN, TaYbN,TaSiN, HfSiN, MoSiN, RuTa, NiTa、MoN、TiSiN、TiCN、TaAlC、TiAIN、TaN、PtS1、Ni3S1、Pt、Ru、Ir、Mo、HfRu, RuOx及其組合，厚度可以約為2_10nm。[0035]此后，如圖9所示，可以通過(guò)沉積形成層間電介質(zhì)層136，并進(jìn)行平坦化處理如CMP。層間電介質(zhì)層136可以包括氧化物(例如，氧化硅)、氮化物或其組合。然后，可以形成接觸部等外圍部件，在此不再贅述。
[0036]這樣，就得到了根據(jù)本公開的示例半導(dǎo)體器件。如圖9所示，該半導(dǎo)體器件可以包括在襯底上形成的源區(qū)和漏區(qū)(128)以及柵堆疊(130，132，134)。柵堆疊，尤其是其中的柵導(dǎo)體134，以側(cè)墻的形式形成于柵堆疊一側(cè)(圖9中的左側(cè))的掩蔽層(或者說(shuō)，電介質(zhì)層)120的側(cè)壁上。另外，襯底中包括半導(dǎo)體材料區(qū)110。該半導(dǎo)體材料區(qū)110基本上在源區(qū)和漏區(qū)之一中以及在柵堆疊下方延伸。在圖9所示的示例中，半導(dǎo)體材料區(qū)110還與源區(qū)和漏區(qū)中另一個(gè)部分略有交迭。
[0037]圖10是示出了根據(jù)本公開另一實(shí)施例的半導(dǎo)體器件的示意圖。圖10所示的半導(dǎo)體器件與圖9所示的半導(dǎo)體器件的不同之處在于:柵堆疊，尤其是其中的柵導(dǎo)體134，以側(cè)墻的形式形成于柵堆疊一側(cè)(圖10中的左側(cè))的第二側(cè)墻114的側(cè)壁上。
[0038]圖10所示的器件可以按以上結(jié)合圖1-9所述的工藝來(lái)制造。其中，第二側(cè)墻114例如可以是在去除第一側(cè)墻112 (參見以上結(jié)合圖7的描述)之后，在第二子掩蔽層120的側(cè)壁上另外形成的。例如，該第二側(cè)墻114可以包括氮化物(例如，氮化硅)，其厚度可以為3-20nm。通過(guò)第二側(cè)墻112，可以調(diào)節(jié)柵與源/漏之間的交迭電容。
[0039]另外，如圖10所示，可以形成與源區(qū)和漏區(qū)相對(duì)應(yīng)的接觸部140。接觸部140例如可以包括金屬如W、Cu等。根據(jù)一實(shí)施例，為了增強(qiáng)接觸，還可以在源區(qū)和漏區(qū)中形成金屬硅化物層138，從而接觸部140通過(guò)金屬硅化物層138與源區(qū)和漏區(qū)接觸。金屬硅化物層138例如可以包括NiPtSi。存在多種手段來(lái)形成金屬硅化物層138和接觸部140，在此不再贅述。
[0040]以下，參照?qǐng)D11-14，描述根據(jù)本公開另一實(shí)施例的制造半導(dǎo)體器件的流程。圖11-14與圖1-10中相似的附圖標(biāo)記表示相似的部件。在以下描述中，主要說(shuō)明該實(shí)施例與上述實(shí)施例之間的不同。
[0041]如圖11所示，提供襯底200，該襯底200上可以形成有STI 202。在襯底200的表面上，可選地可以形成薄氧化物層204。關(guān)于襯底200和氧化物層204的詳情，可以參見以上結(jié)合圖1-2對(duì)于襯底100和氧化物層104的描述。
[0042]在襯底200上(在形成氧化物層204的情況下，在氧化物層204的表面上)例如通過(guò)沉積形成厚度約為100-200nm的第一掩蔽層206。例如,第一掩蔽層206可以包括氮化物(例如，氮化硅)，且可以通過(guò)例如RIE被構(gòu)圖為露出有源區(qū)的一部分(該部分大致對(duì)應(yīng)于隨后形成的源區(qū)或漏區(qū))。此時(shí)，可以以第一掩蔽層為掩模，進(jìn)行源/漏形成工藝，來(lái)在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)之一。例如，可以利用以上結(jié)合圖3和4所述的工藝，形成暈圈(未示出)、延伸區(qū)216和源/漏注入?yún)^(qū)218。關(guān)于暈圈、延伸區(qū)216和源/漏注入?yún)^(qū)218的詳情，可以參見以上結(jié)合圖3和4的描述。
[0043]接下來(lái)，如圖12所示，在襯底上形成第二掩蔽層220，以至少覆蓋與上述形成的源區(qū)和漏區(qū)之一。第二掩蔽層220例如可以包括氧化物(例如，氧化硅)。然后可以進(jìn)行平坦化處理例如CMP，以露出第一掩蔽層206，以便通過(guò)選擇性刻蝕，去除第一掩蔽層206。隨后，可以以第二掩蔽層206為掩模，在襯底200中形成半導(dǎo)體材料區(qū)210。關(guān)于半導(dǎo)體材料區(qū)210的形成，可以參見以上結(jié)合圖2的描述。[0044]在此，為了便于半導(dǎo)體材料區(qū)210的形成，優(yōu)選地可以在第二掩蔽層206的側(cè)壁上形成薄的側(cè)墻214。側(cè)墻214例如可以包括氮化物。于是，以第二掩蔽層206和(可選的)側(cè)墻214兩者為掩模，來(lái)形成半導(dǎo)體材料區(qū)210。
[0045]然后，如圖13所示，在第二掩蔽層220的側(cè)壁上(或者，在形成側(cè)墻214的情況下，在側(cè)墻214的側(cè)壁上)形成第一側(cè)墻212。例如，該第一側(cè)墻212被形成為具有約5nm_50nm的寬度，以覆蓋有源區(qū)的一部分(該部分大致對(duì)應(yīng)于隨后形成的柵區(qū))。第一側(cè)墻212例如可以包括多晶硅或非晶硅。
[0046]這樣，第二掩蔽層220 (以及可選的側(cè)墻214)和第一側(cè)墻212 (以下稱作“第三掩蔽層”)露出了有源區(qū)的一部分。此時(shí)，可以以第三掩蔽層為掩模，進(jìn)行源/漏形成工藝，來(lái)在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)中另一個(gè)。例如，可以利用以上結(jié)合圖6所述的工藝，形成暈圈(未示出)、延伸區(qū)224和源/漏注入?yún)^(qū)226。關(guān)于暈圈、延伸區(qū)224和源/漏注入?yún)^(qū)226的詳情，可以參見以上結(jié)合圖6的描述。
[0047]接下來(lái)，如圖14所示，可以進(jìn)行退火處理例如尖峰退火、激光退火、快速退火等，以激活注入的雜質(zhì)，形成最終的源/漏區(qū)228。
[0048]隨后，可以通過(guò)選擇性刻蝕，去除第一側(cè)墻212。例如，第一側(cè)墻212 (例如，多晶硅或非晶硅)可以通過(guò)TMAH溶液來(lái)選擇性去除。這樣，就在第二掩蔽層220 (或者，側(cè)墻214)的一側(cè)留下了較大的空間(大致對(duì)應(yīng)于柵區(qū)+所述源區(qū)和漏區(qū)中另一個(gè)的區(qū)域)，從而可以容易地進(jìn)行柵堆疊的形成。例如，可以依次形成柵介質(zhì)層230、功函數(shù)調(diào)節(jié)層232以及側(cè)墻形式的柵導(dǎo)體234 (如以上結(jié)合圖8所述)。之后可以沉積層間電介質(zhì)層236并進(jìn)行平坦化，形成接觸部等外圍部件，在此不再贅述。
[0049]盡管在對(duì)圖11-14所示的實(shí)施例進(jìn)行描述時(shí)并未提及IL，但是可以如上述實(shí)施例一樣進(jìn)行形成IL的工藝。
[0050]在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說(shuō)明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)各種技術(shù)手段，來(lái)形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利地結(jié)合使用。
[0051]以上對(duì)本公開的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本公開的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開的范圍之內(nèi)。
【權(quán)利要求】
1.一種制造半導(dǎo)體器件的方法，包括: 在襯底上形成第一掩蔽層，并以第一掩蔽層為掩模，在襯底中形成半導(dǎo)體材料區(qū)； 在襯底上形成第二掩蔽層，并以第二掩蔽層為掩模形成源區(qū)和漏區(qū)之一； 在襯底上形成第三掩蔽層，并以第三掩蔽層為掩模形成源區(qū)和漏區(qū)中另一個(gè)； 去除第三掩蔽層的一部分，所述部分靠近所述源區(qū)和漏區(qū)中另一個(gè)；以及 形成柵介質(zhì)層，并在第三掩蔽層的剩余部分的側(cè)壁上以側(cè)墻的形式形成柵導(dǎo)體。
2.根據(jù)權(quán)利要求1所述的方法，其中形成第二掩蔽層的操作包括:在第一掩蔽層的側(cè)壁上形成第一側(cè)墻，其中，第一掩蔽層和第一側(cè)墻兩者形成所述第二掩蔽層。
3.根據(jù)權(quán)利要求2所述的方法，其中 形成第三掩蔽層的操作包括: 在襯底上形成子掩蔽層，并去除第一掩蔽層， 其中，子掩蔽層和第一側(cè)墻兩者形成所述第三掩蔽層，以及 去除第三掩蔽層的一部分的操作包括: 去除第一側(cè)墻。
4.根據(jù)權(quán)利要求3所述的方法，其中第一側(cè)墻被完全去除，并且該方法在去除第一側(cè)墻之后還包括:在子掩蔽層的側(cè)壁上形成第二側(cè)墻。
5.根據(jù)權(quán)利要求4所述的方法，其中， 第一掩蔽層包括氮化物和氧化物的堆疊， 子掩蔽層包括氧化物， 第一側(cè)墻包括多晶硅或非晶硅， 第二側(cè)墻包括氮化物。
6.根據(jù)權(quán)利要求1所述的方法，其中，形成半導(dǎo)體材料區(qū)的操作包括: 以第一掩蔽層為掩模，對(duì)襯底進(jìn)行氧化； 去除襯底的氧化部分，形成開口 ；以及 在開口中外延生長(zhǎng)半導(dǎo)體材料區(qū)。
7.—種制造半導(dǎo)體器件的方法，包括: 在襯底上形成第一掩蔽層，并以第一掩蔽層為掩模形成源區(qū)和漏區(qū)之一； 在襯底上形成第二掩蔽層，并以第二掩蔽層為掩模，在襯底中形成半導(dǎo)體材料區(qū)； 在襯底上形成第三掩蔽層，并以第三掩蔽層為掩模形成源區(qū)和漏區(qū)中另一個(gè)； 去除第三掩蔽層的一部分，所述部分靠近所述源區(qū)和漏區(qū)中另一個(gè)；以及 形成柵介質(zhì)層，并在第三掩蔽層的剩余部分的側(cè)壁上以側(cè)墻的形式形成柵導(dǎo)體。
8.根據(jù)權(quán)利要求7所述的方法，其中形成第二掩蔽層的操作包括:在襯底上形成第二掩蔽層，并去除第一掩蔽層。
9.根據(jù)權(quán)利要求7所述的方法，其中形成第二掩蔽層的操作包括: 在襯底上形成子掩蔽層，并去除第一掩蔽層； 在子掩蔽層的側(cè)壁上形成第二側(cè)墻， 其中，子掩蔽層和第二側(cè)墻兩者形成所述第二掩蔽層。
10.根據(jù)權(quán)利要求9所述的方法，其中 形成第三掩蔽層的操作包括:在第二掩蔽層的側(cè)壁上形成第一側(cè)墻， 其中，第二掩蔽層和第一側(cè)墻兩者形成所述第三掩蔽層，以及 去除第三掩蔽層的一部分的操作包括: 去除第一側(cè)墻。
11.根據(jù)權(quán)利要求10所述的方法，其中 第一掩蔽層包括氮化物， 子掩蔽層包括氧化物， 第一側(cè)墻包括多晶硅或非晶硅， 第二側(cè)墻包括氮化物。
12.根據(jù)權(quán)利要求7所述的方法，其中，形成半導(dǎo)體材料區(qū)的操作包括: 以第二掩蔽層為掩模，對(duì)襯底進(jìn)行氧化； 去除襯底的氧化部分，形成開口 ；以及 在開口中外延生長(zhǎng)半導(dǎo)體材料區(qū)。
13.一種半導(dǎo)體器件，包括: 襯底； 在襯底中形成的半導(dǎo)體材料區(qū)； 在襯底上形成的源區(qū)和漏區(qū)以及柵`堆疊， 其中，半導(dǎo)體材料區(qū)實(shí)質(zhì)上在源區(qū)和漏區(qū)之一中以及在柵堆疊下方延伸，以及 所述柵堆疊包括: 柵介質(zhì)；和 柵導(dǎo)體，所述柵導(dǎo)體以側(cè)墻形式形成于位于柵堆疊一側(cè)的電介質(zhì)層的側(cè)壁上。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，柵介質(zhì)層包括高K電介質(zhì)材料,柵導(dǎo)體包括金屬柵導(dǎo)體材料。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括:設(shè)置在柵介質(zhì)層和柵導(dǎo)體之間的功函數(shù)調(diào)節(jié)層。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，所述襯底包括Si，所述半導(dǎo)體材料區(qū)包括SiGe或II1-V族化合物半導(dǎo)體。
【文檔編號(hào)】H01L29/78GK103779225SQ201210407615
【公開日】2014年5月7日 申請(qǐng)日期:2012年10月23日 優(yōu)先權(quán)日:2012年10月23日
【發(fā)明者】朱慧瓏, 梁擎擎, 鐘匯才 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所