具有空氣間隙的半導體器件的制造方法
【專利摘要】本發(fā)明提供一種具有空氣間隙的半導體器件的制造方法，提供半導體襯底，在所述半導體襯底上形成具有溝槽的硬掩膜層；在所述硬掩膜層及溝槽表面覆蓋側(cè)墻薄膜；刻蝕所述側(cè)墻薄膜，以在所述溝槽的側(cè)壁上形成柵極側(cè)墻；在所述硬掩膜層、柵極側(cè)墻及溝槽表面覆蓋犧牲薄膜；刻蝕所述犧牲薄膜，以在所述柵極側(cè)墻上形成犧牲層；在所述溝槽中填充柵極層；以及去除所述硬掩膜層和犧牲層。通過在所述硬掩膜層的溝槽中依次形成柵極側(cè)墻和犧牲層，去除硬掩膜層后，利用濕法刻蝕或者加熱法去除犧牲層，從而在所述柵極層和所述柵極側(cè)墻之間形成空氣間隙(Air?Gap)，提高柵極的介電能力，進而提高半導體器件的性能。
【專利說明】具有空氣間隙的半導體器件的制造方法
【技術(shù)領域】
[0001]本發(fā)明涉及半導體器件的制造方法，尤其涉及一種具有空氣間隙的半導體器件的制造方法。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)的進步，半導體器件的集成度越來越高，限制半導體器件的速度的主要因素已不再是晶體管延遲，而是與導電材料(例如金屬)互連相關(guān)聯(lián)的電阻-電容(RC)延遲。認識到這一點之后，為了減小導電材料互連的電容從而減小RC延遲,業(yè)界技術(shù)人員已進行了大量工作用于研發(fā)新的材料和制造工藝。例如，將作為導電材料互連層中的電介質(zhì)材料，選擇采用具有低介電常數(shù)的電介質(zhì)材料。
[0003]在所有材料中介電常數(shù)最低的當屬空氣，因此，技術(shù)人員開始關(guān)注在導電材料之間做出空氣間隙(Air Gap)，以進一步減小介電常數(shù)，從而減小導電材料之間的電容。主要有以下兩種方法來形成具有空氣間隙的半導體器件:一種方法是利用化學氣相沉積(CVD)的選擇性沉積的特性，在金屬互連層中的金屬互連線之間形成空氣間隙；另一種方法是在構(gòu)造有一個或多個金屬互連線的金屬互連層中，在特定工藝的操作期間去除預先形成的犧牲層，以形成空氣間隙。
[0004]對于上述第二種制造方法，隨著特征尺寸不斷縮小，金屬互連線以及金屬互連層之間的尺寸越來越小，因此，預先形成犧牲層的尺寸以及犧牲層之間的距離的控制成為影響空氣間隙性能的關(guān)鍵因素。
【發(fā)明內(nèi)容】
[0005]本發(fā)明的目的是提供一種具有空氣間隙的半導體器件的制造方法，提高柵極的介電能力，進而提高半導體器件的性能。
[0006]為解決上述問題，本發(fā)明提供一種具有空氣間隙的半導體器件的制造方法，包括以下步驟:
[0007]提供半導體襯底，在所述半導體襯底上形成具有溝槽的硬掩膜層；
[0008]在所述硬掩膜層及溝槽表面覆蓋側(cè)墻薄膜；
[0009]刻蝕所述側(cè)墻薄膜，以在所述溝槽的側(cè)壁上形成柵極側(cè)墻；
[0010]在所述硬掩膜層、柵極側(cè)墻及溝槽表面覆蓋犧牲薄膜；
[0011]刻蝕所述犧牲薄膜，以在所述柵極側(cè)墻上形成犧牲層；
[0012]在所述溝槽中填充柵極層；以及
[0013]去除所述硬掩膜層和犧牲層。
[0014]進一步的，所述犧牲層的材質(zhì)為氧化硅。
[0015]進一步的，采用濕法刻蝕去除所述犧牲層，刻蝕物質(zhì)為氫氟酸。
[0016]進一步的，所述犧牲層的材質(zhì)為氮化硅。
[0017]進一步的，采用濕法刻蝕去除所述犧牲層，刻蝕物質(zhì)為熱磷酸。[0018]進一步的，所述犧牲層的材質(zhì)為低介電常數(shù)材料層。
[0019]進一步的，所述犧牲層的材質(zhì)為多孔硅、氟氧化硅，碳氧化硅，超小型泡沫塑料、硅基絕緣體、摻雜碳的硅氧化物或摻雜氯的硅氧化物中的一種或幾種。
[0020]進一步的，所述犧牲層的材質(zhì)為能夠熱分解的有機聚合物。
[0021]進一步的，所述犧牲層的材質(zhì)為丁基降冰片烯和三乙氧硅基降冰片烯的共聚體。
[0022]進一步的，所述犧牲層采用加熱法去除。
[0023]進一步的，所述柵極側(cè)墻的材質(zhì)為氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或無定形碳中的一種或幾種。
[0024]進一步的，所述硬掩膜層的材質(zhì)為氮化硅、氧化硅、氮氧化硅或無定形碳。
[0025]進一步的，所述硬掩膜層的材質(zhì)為氮化硅，刻蝕去除所述掩膜層的過程中，刻蝕物質(zhì)包括CH3F和02，環(huán)境壓力為IOmtorr?50mtorr,能量為300W?800W，偏壓為200V?500V, CH3F 的流量為 50sccm ?300sccm, O2 的流量為 50sccm ?200sccm。
[0026]進一步的，所述硬掩膜層的材質(zhì)為氧化硅，刻蝕去除所述掩膜層的過程中，刻蝕物質(zhì)包括CH3F和He，環(huán)境壓力為Imtorr?5mtorr，能量為IOOW?600W，偏壓為20V?200V，CH3F 的流量 IOsccm ?IOOsccm, He 的流量為 50sccm ?200sccm。
[0027]進一步的，所述硬掩膜層的材質(zhì)為無定形碳，刻蝕去除所述掩膜層的過程中，刻蝕物質(zhì)O2，環(huán)境壓力為20mtorr?50mtorr，能量為100W?500W，O2的流量為300sccm?lOOOsccm。
[0028]進一步的，在去除所述硬掩膜層和濕法刻蝕去除所述犧牲層的步驟中還包括以下步驟:向所述柵極層兩側(cè)的半導體襯底中進行源漏區(qū)注入；以及對所述柵極層及柵極層兩側(cè)的半導體襯底進行金屬化工藝。
[0029]綜上所述，本發(fā)明通過在所述硬掩膜層的溝槽中依次形成柵極側(cè)墻和犧牲層，去除硬掩膜層后，利用濕法刻蝕或者加熱法去除犧牲層，從而在所述柵極層和所述柵極側(cè)墻之間形成空氣間隙(Air Gap)，提高柵極的介電能力，進而提高半導體器件的性能。
【專利附圖】
【附圖說明】
[0030]圖1為本發(fā)明一實施例中具有空氣間隙的半導體器件的制造方法的流程示意圖。
[0031]圖2?圖10為本發(fā)明一實施例中具有空氣間隙的半導體器件的制造過程中器件的剖面結(jié)構(gòu)示意圖。
【具體實施方式】
[0032]為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容作進一步說明。當然本發(fā)明并不局限于該具體實施例，本領域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內(nèi)。
[0033]其次，本發(fā)明利用示意圖進行了詳細的表述，在詳述本發(fā)明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發(fā)明的限定。
[0034]如圖1所示，其為本發(fā)明一實施例中具有空氣間隙的半導體器件的制造方法的流程示意圖。本發(fā)明提供一種具有空氣間隙的半導體器件的制造方法，包括以下步驟:
[0035]步驟SOl:提供半導體襯底，在所述半導體襯底上形成具有溝槽的硬掩膜層；[0036]步驟S02:在所述硬掩膜層及溝槽表面覆蓋側(cè)墻薄膜；
[0037]步驟S03:刻蝕所述側(cè)墻薄膜，以在所述溝槽的側(cè)壁上形成柵極側(cè)墻；
[0038]步驟S04:在所述硬掩膜層、柵極側(cè)墻及溝槽表面覆蓋犧牲薄膜；
[0039]步驟S05:刻蝕所述犧牲薄膜，以在所述柵極側(cè)墻上形成犧牲層；
[0040]步驟S06:在所述溝槽中填充柵極層；
[0041]步驟S07:去除所述硬掩膜層和犧牲層。
[0042]圖2?圖10為本發(fā)明一實施例中具有空氣間隙的半導體器件的制造過程中器件的剖面結(jié)構(gòu)示意圖。以下結(jié)合圖2?圖10詳細說明本發(fā)明的具有空氣間隙的半導體器件的制造方法。
[0043]如圖2所示，在步驟SOl中，提供半導體襯底100，在所述半導體襯底100上形成具有溝槽200的硬掩膜層102 ;所述具有溝槽200的硬掩膜層102具體形成過程包括:首先在半導體襯底100上沉積硬掩膜層102，接著在所述硬掩膜層102上涂覆光刻膠(圖中未標示)，并對所述光刻膠進行曝光和顯影以圖案化所述光刻膠，然后利用圖案化的所述光刻膠為掩膜刻蝕所述硬掩膜層102，以在所述硬掩膜層102中形成溝槽200，所述硬掩膜層102的厚度可以根據(jù)后續(xù)形成柵極層的厚度確定，所述溝槽200的形狀可根據(jù)后續(xù)柵極層、柵極側(cè)墻及犧牲層的形狀、尺寸進行定義，本發(fā)明對此不予限定。
[0044]其中，所述半導體襯底100的材質(zhì)可以為單晶硅、多晶硅、無定形硅、硅鍺化合物或絕緣體上硅(SOI)等，其他半導體材料亦可作為半導體襯底100的材料。所述半導體襯底100中還可以具有其他元件隔離，例如淺溝槽隔離結(jié)構(gòu)(STI)等，上述結(jié)構(gòu)根據(jù)實際半導體器件制造工藝過程確定，為本領域技術(shù)人員所熟知技術(shù)內(nèi)容，故在此不再贅述。
[0045]如圖3所示，在步驟S02中，在所述硬掩膜層102及溝槽200表面覆蓋側(cè)墻薄膜104a ;所述側(cè)墻薄膜104a的材質(zhì)可以為氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或無定形碳中的一種或其組合，在較佳實施例中，所述側(cè)墻薄膜104a的材質(zhì)為氮化硅，所述側(cè)墻薄膜104a可以采用化學氣相沉積(CVD)形成，所述側(cè)墻薄膜104a較佳的厚度為100埃?200 埃。
[0046]如圖4所示，在步驟S03中，刻蝕所述側(cè)墻薄膜104a，以在所述溝槽200的側(cè)壁上形成柵極側(cè)墻104 ;在刻蝕過程中，刻蝕對位于溝槽200底部的側(cè)墻薄膜104a先被刻蝕去除，剩余的側(cè)墻薄膜104a停留于所述溝槽200的側(cè)壁上，所述柵極側(cè)墻104可以覆蓋溝槽200的部分側(cè)壁或全部側(cè)壁(圖4中是覆蓋溝槽200的部分側(cè)壁)，可通過調(diào)整刻蝕工藝參數(shù)，例如刻蝕時間和刻蝕氣體，來控制柵極側(cè)墻104的形狀。
[0047]如圖5所示，在步驟S04中，在所述硬掩膜層102、柵極側(cè)墻104及溝槽200表面覆蓋犧牲薄膜106a ;所述犧牲薄膜106a的材質(zhì)可以為氧化硅或氮化硅，還可以是低介電常數(shù)材料層，例如多孔硅、氟氧化硅，碳氧化硅，超小型泡沫塑料、硅基絕緣體、摻雜碳的硅氧化物或摻雜氯的硅氧化物中的一種或者上述幾種的組合，所述犧牲薄膜106a的材質(zhì)還可以為能夠熱分解的有機聚合物，例如丁基降冰片烯和三乙氧硅基降冰片烯的共聚體(Copolymer of Copolymer of Butylnorbornene and Triethoxysilyl Norbornene)等，對于能夠熱分解的有機聚合物可以采用涂覆的方法形成。
[0048]如圖6所示，在步驟S05中，刻蝕所述犧牲薄膜106a，以在所述溝槽200的側(cè)壁上形成犧牲層106，所述犧牲層106覆蓋于所述柵極側(cè)墻104上；當所述犧牲薄膜106a的材質(zhì)為氧化硅時，可濕法刻蝕所述犧牲薄膜106a，刻蝕物質(zhì)例如為氫氟酸；當所述犧牲薄膜106a的材質(zhì)為氮化硅時，可以濕法刻蝕所述犧牲薄膜106a，刻蝕物質(zhì)例如為質(zhì)量濃度為80%?90%的熱磷酸；當所述犧牲薄膜106a的材質(zhì)為低介電常數(shù)材料層時，可以干法刻蝕所述犧牲薄膜106a。同樣，由于干法刻蝕具有各向異性的特性，在刻蝕過程中，刻蝕對位于溝槽200底部的犧牲薄膜106a先被刻蝕去除，剩余的犧牲薄膜106a停留于所述溝槽200的側(cè)壁上，從而形成如圖7所示的犧牲層106。
[0049]如圖7所示，在步驟S06中，在所述溝槽200中填充柵極層108 ;所述柵極層108的材質(zhì)例如為多晶硅，其形成的具體過程包括:首先沉積多晶硅材質(zhì)的柵極層薄膜(圖中未標示)，所述柵極層薄膜填充所述溝槽200 ;然后利用化學機械研磨去除位于溝槽200以外的柵極層薄膜，以形成柵極層108。
[0050]如圖8所示，在步驟S07中，去除所述硬掩膜層102和所述犧牲層106，具體的，硬掩膜層102可以利用如下方法去除:當所述硬掩膜層102的材質(zhì)為氮化硅，刻蝕去除所述掩膜層102的過程中，刻蝕物質(zhì)包括CH3F和O2,環(huán)境壓力為IOmtorr?50mtorr(毫托)，能量為300W?800W，偏壓為200V?500V，CH3F的流量為50sccm?300sccm，O2的流量為50sccm?200sccm ;當所述硬掩膜層102的材質(zhì)為氧化娃,刻蝕去除所述掩膜層102的過程中，刻蝕物質(zhì)包括CH3F和He，環(huán)境壓力為Imtorr?5mtorr，能量為100W?600W，偏壓為20V?200V, CHF3的流量IOsccm?IOOsccm, He的流量為50sccm?200sccm ;當所述硬掩膜層102的材質(zhì)為無定形碳，刻蝕去除所述掩膜層102的過程中，刻蝕物質(zhì)包括O2，環(huán)境壓力為 20mtorr ?50mtorr,能量為 100W ?500W, O2 的流量為 300sccm ?lOOOsccm。
[0051]在去除所述硬掩膜層102和所述犧牲層106的步驟之間，還可以包括以下步驟:向所述柵極層108兩側(cè)的半導體襯底100中進行源漏區(qū)注入；對所述柵極層108及柵極層108兩側(cè)的半導體襯底100進行金屬化工藝，形成方法為本領域技術(shù)人員的常規(guī)技術(shù)手段，故不作贅述。
[0052]在去除所述犧牲層106的步驟中，具體地，當所述犧牲層106的材質(zhì)可以為低介電常數(shù)材料層，對于多孔硅、氟氧化硅，碳氧化硅，超小型泡沫塑料、硅基絕緣體、摻雜碳的硅氧化物或摻雜氯的硅氧化物中的一種或者上述幾種的組合，可以采用濕法刻蝕去除；當所述犧牲層106的材質(zhì)為氧化硅時，可以采用濕法刻蝕所述犧牲層106，刻蝕物質(zhì)為氫氟酸；當所述犧牲層106的材質(zhì)為氮化硅時，可以采用濕法刻蝕所述犧牲薄膜106a，刻蝕物質(zhì)為質(zhì)量濃度為80%?90%的熱磷酸；當所述犧牲層106的材質(zhì)為低介電常數(shù)材料層時，可以采用干法刻蝕所述犧牲層106 ;此外，當所述犧牲層106為能夠熱分解的有機聚合物時，可以采用熱分解的方法去除。
[0053]其后，繼續(xù)進行其他工藝步驟，例如如圖10所示，沉積應力層110覆蓋所述半導體襯底100和柵極層108，進行應力記憶效應等。
[0054]綜上所述，本發(fā)明通過在所述硬掩膜層的溝槽中依次形成柵極側(cè)墻和犧牲層，去除硬掩膜層后，利用濕法刻蝕或者加熱法去除犧牲層，從而在所述柵極層和所述柵極側(cè)墻之間形成空氣間隙(Air Gap)，提高柵極的介電能力，進而提高半導體器件的性能。
[0055]雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬【技術(shù)領域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求書所界定者為準。
【權(quán)利要求】
1.一種具有空氣間隙的半導體器件的制造方法，包括: 提供半導體襯底，在所述半導體襯底上形成具有溝槽的硬掩膜層； 在所述硬掩膜層及溝槽表面覆蓋側(cè)墻薄膜； 刻蝕所述側(cè)墻薄膜，以在所述溝槽的側(cè)壁上形成柵極側(cè)墻； 在所述硬掩膜層、柵極側(cè)墻及溝槽表面覆蓋犧牲薄膜； 刻蝕所述犧牲薄膜，以在所述柵極側(cè)墻上形成犧牲層； 在所述溝槽中填充柵極層；以及 去除所述硬掩膜層和犧牲層。
2.如權(quán)利要求1所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述犧牲層的材質(zhì)為氧化硅或氮化硅。
3.如權(quán)利要求2所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述犧牲層的材質(zhì)為氧化硅，采用濕法刻蝕去除所述犧牲層，刻蝕物質(zhì)為氫氟酸。
4.如權(quán)利要求2所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述犧牲層的材質(zhì)為氮化硅，采用濕法刻蝕去除所述犧牲層，刻蝕物質(zhì)為熱磷酸。
5.如權(quán)利要求1所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述犧牲層的材質(zhì)為低介電常數(shù)材料層。
6.如權(quán)利要求1所述的 具有空氣間隙的半導體器件的制造方法，其特征在于，所述犧牲層的材質(zhì)為多孔硅、氟氧化硅，碳氧化硅，超小型泡沫塑料、硅基絕緣體、摻雜碳的硅氧化物或摻雜氯的硅氧化物中的一種或幾種。
7.如權(quán)利要求6所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述犧牲層的材質(zhì)為能夠熱分解的有機聚合物。
8.如權(quán)利要求7所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述犧牲層的材質(zhì)為丁基降冰片烯和三乙氧硅基降冰片烯的共聚體。
9.如權(quán)利要求7或8所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述犧牲層采用加熱法去除。
10.如權(quán)利要求1所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述柵極側(cè)墻的材質(zhì)為氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或無定形碳中的一種或幾種。
11.如權(quán)利要求1所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述硬掩膜層的材質(zhì)為氮化娃、氧化娃、氮氧化娃或無定形碳。
12.如權(quán)利要求11所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述硬掩膜層的材質(zhì)為氮化硅，刻蝕去除所述掩膜層的過程中，刻蝕物質(zhì)包括CH3F和O2，環(huán)境壓力為IOmtorr~50mtorr,能量為300W~800W，偏壓為200V~500V，CH3F的流量為50sccm ~300sccm, O2 的流量為 50sccm ~200sccm。
13.如權(quán)利要求11所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述硬掩膜層的材質(zhì)為氧化硅，刻蝕去除所述掩膜層的過程中，刻蝕物質(zhì)包括ay^PHe，環(huán)境壓力為Imtorr~5mtorr,能量為IOOW~600W，偏壓為20V~200V，CH3F的流量IOsccm~IOOsccm, He 的流量為 50sccm ~200sccm。
14.如權(quán)利要求11所述的具有空氣間隙的半導體器件的制造方法，其特征在于，所述硬掩膜層的材質(zhì)為無定形碳，刻蝕去除所述掩膜層的過程中，刻蝕物質(zhì)O2，環(huán)境壓力為20mtorr ~50mtorr,能量為 IOOW ~500W, O2 的流量為 300sccm ~lOOOsccm。
15.如權(quán)利要求1所述的具有空氣間隙的半導體器件的制造方法，其特征在于，在去除所述硬掩膜層和濕法刻蝕去除所述犧牲層的步驟中，還包括: 向所述柵極層兩側(cè)的半導體襯底中進行源漏區(qū)注入；以及 對所述柵極層及柵極層兩側(cè)的半導`體襯底進行金屬化工藝。
【文檔編號】H01L21/28GK103515211SQ201210206475
【公開日】2014年1月15日 申請日期:2012年6月20日 優(yōu)先權(quán)日:2012年6月20日
【發(fā)明者】鮑宇, 平延磊 申請人:中芯國際集成電路制造(上海)有限公司