垂直隧穿負(fù)微分電阻器件的制作方法
【專利摘要】本
【發(fā)明內(nèi)容】
涉及微電子器件的制造，該微電子器件具有形成在其中的至少一個(gè)負(fù)微分電阻器件。在至少一個(gè)實(shí)施例中，可以利用量子阱來形成所述負(fù)微分電阻器件。本說明書的負(fù)微分電阻器件的實(shí)施例可以達(dá)到高的峰值驅(qū)動(dòng)電流以實(shí)現(xiàn)高性能，并且可以達(dá)到高的峰谷電流比以實(shí)現(xiàn)低功耗和噪聲容限，這允許它們用于邏輯和/或存儲(chǔ)器集成電路。
【專利說明】垂直隧穿負(fù)微分電阻器件
【背景技術(shù)】
[0001]概括地說，本公開內(nèi)容涉及可以包括形成在其中的負(fù)微分電阻器件的微電子器件的制造。
【專利附圖】
【附圖說明】
[0002]本公開內(nèi)容的主題將在說明書的總結(jié)部分被特別指出并清楚地要求。從下面的描述和所附的權(quán)利要求、并且結(jié)合附圖，本公開內(nèi)容的前述及其他特點(diǎn)將得以更加完整體現(xiàn)。應(yīng)當(dāng)理解這些附圖描述了根據(jù)本公開內(nèi)容的僅僅幾個(gè)實(shí)施例，因此并不能認(rèn)為是對(duì)其范圍的限制。將通過使用附圖而以附加的特性和細(xì)節(jié)對(duì)本公開內(nèi)容進(jìn)行描述，使得可以更容易確定本公開內(nèi)容的優(yōu)點(diǎn)，其中:
[0003]圖1-13示出了根據(jù)本說明書的實(shí)施例的形成垂直隧穿負(fù)微分電阻器件的過程的側(cè)截面示意圖。
[0004]圖14示出了根據(jù)本說明書的實(shí)施例的電流流過垂直隧穿負(fù)微分電阻器件的側(cè)截面示意圖。
[0005]圖15是根據(jù)本說明書的實(shí)施例的系統(tǒng)的示意圖。
【具體實(shí)施方式】
[0006]在下面的【具體實(shí)施方式】中，將參考以示例形式示出具體實(shí)施例的附圖，所要求保護(hù)的主題可以在這些實(shí)施例中實(shí)施。這些實(shí)施例被描述得足夠詳細(xì)以讓本領(lǐng)域技術(shù)人員實(shí)施本主題。應(yīng)當(dāng)理解，各種實(shí)施例雖然互不相同，也不一定互相排斥。例如，這里結(jié)合某一實(shí)施例所描述的特征、結(jié)構(gòu)或特性可以運(yùn)用在其他實(shí)施例內(nèi)而不脫離所要求保護(hù)的主題的精神和范圍。本說明書內(nèi)所引用的“一個(gè)實(shí)施例”或“一實(shí)施例”意指就該實(shí)施例描述的特定的特征、結(jié)構(gòu)或特性包含在本發(fā)明所涵蓋的至少一個(gè)實(shí)施方式中。所以，短語“一個(gè)實(shí)施例”或“在一實(shí)施例中”的使用并不必然指向同一個(gè)實(shí)施例。此外，應(yīng)當(dāng)理解在每個(gè)所公開的實(shí)施例中的個(gè)體元件的位置和布置可以在不脫離所要求保護(hù)的主題的精神和范圍的情況下做出修改。因此，下面的【具體實(shí)施方式】不應(yīng)理解為具有限制意義，而本主題的范圍僅由適當(dāng)解釋的所附權(quán)利要求、連同所附權(quán)利要求享有權(quán)利的等同形式的整個(gè)范圍所限定。在附圖中，相同的附圖標(biāo)記指代所有幾個(gè)附圖中相同的或相似的元件或功能，且其中所描繪的元件并不必須彼此成比例，而為了更易于理解本說明書上下文中的元件，可以放大或縮小個(gè)體元件。
[0007]在本說明書的各種實(shí)施例中，可以利用量子阱來形成負(fù)微分電阻器件，其中，這樣的器件用于微電子器件應(yīng)用。負(fù)微分電阻是某些電路的特性，其中進(jìn)入電路的電壓的增大可能導(dǎo)致通過同一電路的電流的減小，其中，這個(gè)特性表現(xiàn)在電路的工作范圍的至少某些部分中。如本領(lǐng)域技術(shù)人員將理解的那樣，本說明書的負(fù)微分電阻器件的實(shí)施例可以達(dá)到高的峰值驅(qū)動(dòng)電流以實(shí)現(xiàn)高性能并且可以達(dá)到高的峰谷電流比以實(shí)現(xiàn)低功耗和噪聲容限。因此，本說明書的實(shí)施例可以在邏輯和/或存儲(chǔ)器集成電路中使用。[0008]圖I是根據(jù)本說明書的一個(gè)實(shí)施例的層疊結(jié)構(gòu)100的截面示意圖。層疊結(jié)構(gòu)100可以包括微電子襯底102，例如適當(dāng)?shù)陌璧牟牧??？梢栽谖㈦娮右r底102上形成緩沖層104。在本說明書的一個(gè)實(shí)施例中，所述緩沖層104可以由砷化鎵（GaAs)形成。
[0009]應(yīng)當(dāng)理解的是，可以在形成緩沖層104之前在微電子襯底102上形成成核層(未示出），并且所述緩沖層104可以包括多個(gè)層。也可以對(duì)緩沖層104進(jìn)行分級(jí)（grade)，以提供滑動(dòng)位錯(cuò)（gliding dislocation)和對(duì)微電子襯底102和將形成在緩沖層104之上的底部阻擋層之間的晶格失配的控制。
[0010]在形成緩沖層104之后，可以在緩沖層104上形成底部阻擋層106。在一個(gè)實(shí)施例中，底部阻擋層106可以由具有比將形成在底部阻擋層106上的量子阱的材料更大的帶隙的材料形成。在一個(gè)實(shí)施例中，底部阻擋層106可以包括銦鋁砷（InxAlhAsX在另一個(gè)實(shí)施例中，底部阻擋層106可以被分級(jí)。在具體實(shí)施例中，底部阻擋層106可以包括銦鋁砷（InxAlhAs),其中可以從χ等于零到χ等于O. 52進(jìn)行分級(jí)。因此，在底部阻擋層106和緩沖層104之間的界面處的成分可以以砷化鋁（AlAs)開始且可以以在其另一個(gè)邊界的Ina52Ala48As結(jié)束。在另一個(gè)實(shí)施例中，底部阻擋層106可以包括銦鋁砷（InxAlhAs),其中分級(jí)可以是線性的，通過從砷化鋁（AlAs)直到達(dá)到銦鋁砷的成分(例如Ina52Ala48As)以線性增加的方式在形成期間改變銦的供給。在又一個(gè)實(shí)施例中，底部阻擋層106可以包括具有非線性分級(jí)的銦鋁砷（InxAlhAs),其中，可以以非線性地增加的方式提供銦供給以使得底部阻擋層106可以在該底部緩沖層106的物理中點(diǎn)具有大于或小于一半濃度的銦。如本領(lǐng)域技術(shù)人員將理解的那樣，通過形成底部緩沖層106，位錯(cuò)可以沿著其中的相對(duì)對(duì)角面滑動(dòng)。
[0011]在形成底部阻擋層106之后，可以在其上形成下量子阱108。在一個(gè)實(shí)施例中，下量子阱108可以由具有比底部阻擋層106的帶隙更小的帶隙的材料形成。在一個(gè)實(shí)施例中，下量子阱108可以從銦鎵砷形成。在具體實(shí)施例中，下量子阱108可以是銦鎵砷，SPInxGahAs，其中χ在大約O. 53和O. 8之間。在實(shí)施例中，可以對(duì)下量子阱108進(jìn)行摻雜以提高效率。在各種實(shí)施例中，可以用P型摻雜劑(例如硼）或η型摻雜劑(例如磷）來對(duì)下量子阱108進(jìn)行摻雜。可以通過本領(lǐng)域任何公知技術(shù)來實(shí)現(xiàn)對(duì)下量子阱108的摻雜。此外，如本領(lǐng)域技術(shù)人員將理解的那樣，下量子阱108可以被直接摻雜或通過經(jīng)由隨后形成的層或多個(gè)層的△摻雜（delta doping)進(jìn)行摻雜。此外,如本領(lǐng)域技術(shù)人員將理解的那樣,下量子講108可以被調(diào)制摻雜（modulation dope)。
[0012]可以在下量子阱108之上形成阻擋層112。在一個(gè)實(shí)施例中，阻擋層112可以包含銦鋁砷，例如InxAlhAs15
[0013]可以在阻擋層112其上形成上量子阱114。在一個(gè)實(shí)施例中，上量子阱114可以由銦鎵砷形成。在具體實(shí)施例中，上量子阱108可以包含銦鎵砷，即InxGai_xAs，其中χ在大約0.53和0.8之間。在一個(gè)實(shí)施例中，可以對(duì)上量子阱114進(jìn)行摻雜以提高效率。在各種實(shí)施例中，可以用P型摻雜劑(例如硼）或η型摻雜劑(例如磷）來對(duì)上量子阱114進(jìn)行摻雜?？梢酝ㄟ^本領(lǐng)域任何公知技術(shù)來實(shí)現(xiàn)對(duì)上量子阱114的摻雜。此外，如本領(lǐng)域技術(shù)人員將理解的那樣，上量子阱114可以被直接摻雜或通過經(jīng)由隨后形成的層或多個(gè)層的△摻雜進(jìn)行摻雜。此外，如本領(lǐng)域技術(shù)人員將理解的那樣，上量子阱114可以被調(diào)制摻雜。
[0014]在一個(gè)實(shí)施例中，下量子阱108和上量子阱114兩者均可以是未摻雜的。在另一個(gè)實(shí)施例中，下量子阱108和上量子阱114兩者均可以是經(jīng)摻雜的。在進(jìn)一步的實(shí)施例中，下量子阱108和上量子阱114中的一個(gè)可以是經(jīng)摻雜的，而另一個(gè)是未摻雜的。
[0015]可以在上量子阱114之上任選地形成頂部阻擋層116。在一個(gè)實(shí)施例中，頂部阻擋層116可以包含銦鋁砷，例如InxAlhAs15
[0016]應(yīng)當(dāng)理解的是，圖1所示的層疊結(jié)構(gòu)100僅僅是示例性的，并且如本領(lǐng)域技術(shù)人員將理解的那樣，為了達(dá)到期望的結(jié)果，其可以包括多個(gè)緩沖層、阻擋層、調(diào)制摻雜光暈層(halo layer)、間隔層等。此外，在不偏離本說明書的情況下，可以使用多種材料和系統(tǒng)。進(jìn)一步應(yīng)當(dāng)理解的是，層疊結(jié)構(gòu)100中的各個(gè)層可以通過本領(lǐng)域任何公知技術(shù)來制造，這些技術(shù)包括但不限于:化學(xué)氣相沉積(“CVD”)、物理氣相沉積(“PVD”)、原子層沉積(“ALD”)、分子束外延(MBE)、金屬有機(jī)化學(xué)氣相沉積外延(M0CVD印i)、超高真空CVD外延(UHCVD印i )和降低溫度的CVD外延(RTCVD印i )。
[0017]如圖2所示，可以在頂部阻擋層116上對(duì)掩模118進(jìn)行構(gòu)圖。可以通過本領(lǐng)域任何公知技術(shù)來形成掩模118，所述技術(shù)包括但不限于光刻。然后可以如圖3所示那樣蝕刻圖2的層疊結(jié)構(gòu)100，其中，由掩模118保護(hù)的所述層(緩沖層104、底部阻擋層106、下量子阱108、阻擋層112、上量子阱114和頂部阻擋層116)保留下來，從而形成雙量子阱堆疊結(jié)構(gòu)120。在本說明書的各個(gè)實(shí)施例中，所述蝕刻可以選擇性地停止在緩沖層104中或緩沖層104上，如圖3所示，或者可以選擇性地停止在底部阻擋層106上或底部阻擋層106中。
[0018]如圖4所示，掩模118可以被除去，并且鄰接雙量子阱堆疊結(jié)構(gòu)120形成電介質(zhì)材料122。在一個(gè)實(shí)施例中，電介質(zhì)材料122可以被均厚沉積在雙量子阱堆疊結(jié)構(gòu)120之上，然后被平坦化以具有與頂部阻擋層116的外表面126基本齊平的外表面124。電介質(zhì)材料122可以包括但不限于:二氧化硅(Si02)、氮氧化硅(SiOxNy)和氮化硅(Si3N4)15可以通過本領(lǐng)域公知的任何技術(shù)來平坦化電介質(zhì)材料122，這些技術(shù)包括但不限于:濕法或干法蝕刻和化學(xué)機(jī)械拋光。
[0019]如圖5所示，可以在頂部阻擋層外表面126上形成柵極電極132。如將描述的那樣，柵極電極132可以用來調(diào)整上量子阱114中的電子密度。在一個(gè)實(shí)施例中，柵極電介質(zhì)134可以形成在柵極電極132和頂部阻擋層116之間。柵極電介質(zhì)134可以是任何適當(dāng)?shù)碾娊橘|(zhì)材料，包括但不限于高K (高介電常數(shù))材料，例如，氧化鉿、氧化鉿硅、氧化鑭、氧化鑭招、氧化錯(cuò)、氧化錯(cuò)娃、氧化鉭、氧化鈦、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化釔、氧化招、氧化鉛鈧鉭和鈮酸鉛鋅。如本領(lǐng)域技術(shù)人員將理解的那樣，可以通過公知的技術(shù)來制造柵極電極132和/或柵極電介質(zhì)134，這些技術(shù)例如是化學(xué)氣相沉積(“CVD”)、物理氣相沉積(“PVD”)、原子層沉積(“ALD”)，并且隨后用公知的光亥_蝕刻技術(shù)來進(jìn)行構(gòu)圖。
[0020]如圖6所示，可以鄰接?xùn)艠O電極132的側(cè)面138形成柵極電介質(zhì)間隔體136。柵極電介質(zhì)間隔體136可以由任何適當(dāng)?shù)碾娊橘|(zhì)材料形成，包括但不限于二氧化硅(SiO2)和氮化硅(Si3N4)15如本領(lǐng)域技術(shù)人員將理解的那樣，可以通過任何公知的技術(shù)來制造柵極電介質(zhì)間隔體136，這些技術(shù)包括但不限于共形沉積和隨后的蝕刻。
[0021]如圖7所示，可以在柵極電極132、柵極電介質(zhì)間隔體136、頂部阻擋層外表面126和電介質(zhì)材料外表面124之上形成層間電介質(zhì)142。層間電介質(zhì)142可以是任何適當(dāng)?shù)碾娊橘|(zhì)材料，包括但不限于二氧化硅(Si02)。如本領(lǐng)域技術(shù)人員將理解的那樣，可以通過任何公知的技術(shù)來制造層間電介質(zhì)142，這些技術(shù)包括但不限于沉積和隨后的平坦化。[0022]如圖8所示，第一開口部144可以形成為穿過層間電介質(zhì)142和頂部阻擋層116以暴露上量子阱114的部分?？梢酝ㄟ^本領(lǐng)域公知的任何技術(shù)來形成第一開口部144，這些技術(shù)包括但不限于:光刻蝕刻、激光鉆孔、離子鉆孔、濕法蝕刻、干法蝕刻或它們的任意結(jié)合。在一個(gè)實(shí)施例中，可以使用光刻蝕刻技術(shù)，其中，在層間電介質(zhì)142上對(duì)掩模(未不出)進(jìn)行構(gòu)圖。然后，可以用相對(duì)于上量子阱114的材料具有選擇性的蝕刻劑通過掩模(未示出)來蝕刻層間電介質(zhì)142和頂部阻擋層116，以使得蝕刻停止在上量子阱114上或上量子阱114中。
[0023]如圖9所示，可以在第一開口部144 (參見圖8)中形成上量子阱接觸部146?？梢酝ㄟ^本領(lǐng)域中任何公知的技術(shù)來形成上量子阱接觸部146。在一個(gè)實(shí)施例中，可以例如通過化學(xué)氣相沉積(“CVD”)、物理氣相沉積(“PVD”)、原子層沉積(“ALD”)等在第一開口部144 (參見圖8)中和在層間電介質(zhì)142的外表面148上沉積導(dǎo)電材料。然后可以從層間電介質(zhì)外表面148除去導(dǎo)電材料的部分,例如通過化學(xué)機(jī)械拋光或蝕刻從層間電介質(zhì)外表面148除去導(dǎo)電材料的部分，以形成上量子阱接觸部146。導(dǎo)電材料可以包括但不限于:銅、鋁、銀、鈦、金、它們的合金等。
[0024]如圖10-13所示，然后可以形成下量子阱接觸部。如圖10所示，可以穿過層間電介質(zhì)142、頂部阻擋層116和上量子阱114形成第二開口部152?？梢酝ㄟ^本領(lǐng)域中公知的任何技術(shù)來形成第二開口部152，這些技術(shù)包括但不限于:光刻蝕刻、激光鉆孔、離子鉆孔、濕法蝕刻、干法蝕刻或它們的任意結(jié)合。在一個(gè)實(shí)施例中，可以使用光刻蝕刻技術(shù)，其中，在層間電介質(zhì)142上對(duì)掩模(未示出)進(jìn)行構(gòu)圖。然后，可以用相對(duì)于上量子阱114的材料具有選擇性的第一蝕刻劑通過掩模(未示出)來蝕刻層間電介質(zhì)142和頂部阻擋層116，以使得蝕刻停止在上量子阱114上或上量子阱114中。然后可以采用第二蝕刻劑來蝕刻穿過上量子阱114。第二蝕刻劑可以相對(duì)于阻擋層112的材料具有選擇性，以使得蝕刻停止在阻擋層112上或阻擋層112中。
[0025]如圖11所示，為了將上量子阱114與隨后形成的下量子阱接觸部隔離，可以在第二開口部152的側(cè)壁156上形成接觸部電介質(zhì)間隔體154。接觸部電介質(zhì)間隔體154可以由任何適當(dāng)?shù)碾娊橘|(zhì)材料形成，包括但不限于二氧化娃(SiO2)和氮化娃(Si3N4)15如本領(lǐng)域中技術(shù)人員將理解的那樣，可以通過任何公知的技術(shù)來制造接觸部電介質(zhì)間隔體154，這些技術(shù)包括但不限于共形沉積和隨后的蝕刻以暴露第二開口部152內(nèi)的阻擋層112的部分。
[0026]然后可以采用第三蝕刻劑來穿過阻擋層112延伸第二開口部152。第三蝕刻劑可以相對(duì)于上量子阱114的材料具有選擇性，以使得蝕刻停止在上量子阱114上或上量子阱114中。應(yīng)當(dāng)理解的是，第三蝕刻劑可以和第一蝕刻劑相同。
[0027]如圖13所示，可以在第二開口部152(參見圖12)中形成下量子阱接觸部158?？梢酝ㄟ^本領(lǐng)域中任何公知的技術(shù)來形成下量子阱接觸部158。在一個(gè)實(shí)施例中，可以例如通過化學(xué)氣相沉積(“CVD”)、物理氣相沉積(“PVD”)、原子層沉積(“ALD”)等在第二開口部152(參見圖12)中和在層間電介質(zhì)外表面142上沉積導(dǎo)電材料?？梢詮膶娱g電介質(zhì)外表面148除去導(dǎo)電材料的部分，例如通過化學(xué)機(jī)械拋光或蝕刻從層間電介質(zhì)外表面148除去導(dǎo)電材料的部分，以形成下量子阱接觸部158。導(dǎo)電材料可以包括但不限于:銅、鋁、銀、鈦、金、它們的合金等。
[0028]應(yīng)當(dāng)理解的是，在適當(dāng)?shù)那闆r下，可以同時(shí)執(zhí)行用于形成上量子阱接觸部146和下量子阱接觸部158的各個(gè)制造步驟，例如蝕刻、沉淀和光刻構(gòu)圖。
[0029]如圖13所示，所得到的微電子器件160是雙量子阱系統(tǒng)，其中，上量子阱114和下量子阱108中的每一個(gè)相對(duì)于另一個(gè)均基本上是平面的。換言之，上量子阱114和下量子阱108基本上是二維(2D)的，并且由上量子阱114和下量子阱108形成的平面基本上彼此平行。由于上量子阱114和下量子阱108各自具有獨(dú)立的接觸部(即分別是上量子阱接觸部146和下量子阱接觸部158)且由阻擋層112分隔開，所以上量子阱114和下量子阱108彼此不直接電接觸。
[0030]微電子器件160的操作基于上量子阱114和下量子阱108之間的直接垂直隧穿。換言之，其基于基本上平行的二維(2D)量子阱之間的隧穿。底層器件的物理特性在于，能量-動(dòng)量守恒僅當(dāng)電子密度在上量子阱114和下量子阱108之間匹配時(shí)才允許進(jìn)行隧穿。柵極電極132可以用來調(diào)整上量子阱114的電子密度以匹配電子密度，從而操作微電子器件160。因此，如本領(lǐng)域技術(shù)人員將理解的那樣，通過使用漏極偏置或柵極偏置以使得上量子阱114和下量子阱108中的電子密度不平衡，可以在微電子器件160的IV特性中實(shí)現(xiàn)負(fù)微分電阻。
[0031]在圖14中示出的一個(gè)示例中，電流(如線162所示)可以從漏極164流到上量子阱接觸部146，經(jīng)過上量子阱接觸部146流到上量子阱114中，隧穿阻擋層112進(jìn)入下量子阱108，并且經(jīng)過下量子阱接觸部158流到與下量子阱接觸部158連接的源極166。
[0032]微電子器件160可以達(dá)到高的峰值驅(qū)動(dòng)電流以實(shí)現(xiàn)性能，并且可以達(dá)到高的峰谷電流比以實(shí)現(xiàn)低功耗和噪聲容限。這是因?yàn)槿缦率聦?shí):能量-動(dòng)量守恒可以急劇地抑制上量子阱114和下量子阱108之間的隧穿電流。因此，微電子器件160可能被用作振蕩器，或用于存儲(chǔ)器和/或邏輯集成電路應(yīng)用。
[0033]雖然本說明書中的雙量子阱結(jié)構(gòu)160用銦鎵砷量子阱和銦鋁砷阻擋層(SPInGaAs/InAlAs系統(tǒng))的示例來描述，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解的是，可以用各種量子阱系統(tǒng)來制造雙量子阱結(jié)構(gòu)160。在一個(gè)實(shí)施例中，可以用各種II1-V族量子阱系統(tǒng)來制造量子阱系統(tǒng)，這些II1-V族量子阱系統(tǒng)包括但不限于:砷化鎵/鋁鎵砷系統(tǒng)(GaAs/AlGaAs)、砷化鎵/砷化鋁系統(tǒng)(GaAs/AlAs)、銻化銦/銦鋁銻系統(tǒng)(InSb/InAlSb)、銻化銦/銦鎵銻系統(tǒng)(InSb/InGaSb)等。在另一個(gè)實(shí)施例中，可以用各種I1-VI族量子阱系統(tǒng)來制造量子阱系統(tǒng)，這些I1-VI族量子阱系統(tǒng)包括但不限于:硒化鋅/鋅鎘硒系統(tǒng)(ZnSe/ZnCdSe)。在又一個(gè)實(shí)施例中，可以用硅和鍺來制造量子阱系統(tǒng)，所述硅和鍺包括但不限于:鍺/鍺化硅系統(tǒng)(Ge/SiGe)、鍺化硅/硅系統(tǒng)(SiGe/硅)等。如本領(lǐng)域技術(shù)人員將理解的那樣，在其它的實(shí)施例中，可以由4族量子阱系統(tǒng)來制造量子阱系統(tǒng)，或者可以由任何適用的通用異質(zhì)結(jié)構(gòu)、雙量子阱系統(tǒng)來制造量子阱系統(tǒng)。
[0034]圖15是利用本說明書的主題的電子系統(tǒng)200的示意圖。電子系統(tǒng)200可以是任何電子設(shè)備，包括但不限于便攜式設(shè)備，例如，便攜式計(jì)算機(jī)、移動(dòng)電話、數(shù)字照相機(jī)、數(shù)字音樂播放器、網(wǎng)絡(luò)平板、個(gè)人數(shù)字助理、傳呼機(jī)、即時(shí)通信設(shè)備或其它的設(shè)備。電子系統(tǒng)200可以適用于無線地發(fā)送和/或接收信息，例如通過無線局域網(wǎng)(WLAN)系統(tǒng)，無線個(gè)人局域網(wǎng)(WPAN)系統(tǒng)和/或蜂窩式網(wǎng)絡(luò)。
[0035]在實(shí)施例中，電子系統(tǒng)200可以包括系統(tǒng)總線220以電耦合電子系統(tǒng)200的各個(gè)部件。系統(tǒng)總線220可以是單總線或根據(jù)多個(gè)實(shí)施例的總線的任意結(jié)合。電子系統(tǒng)200可以包括向集成電路210提供電力的電壓源230。在某些實(shí)施例中，電壓源230可以通過系統(tǒng)總線220向集成電路210提供電流。
[0036]集成電路210可以與系統(tǒng)總線220電耦合且包括任何電路或根據(jù)實(shí)施例的電路的結(jié)合。在實(shí)施例中，集成電路210可以包括處理器212，該處理器212能夠是任何類型。如這里所使用的，處理器212可以表示任何類型的電路，例如但不限于微處理器、微控制器、圖形處理器、數(shù)字信號(hào)處理器或另一種處理器。在集成電路210中可以包括的其它類型的電路是定制電路或?qū)Ｓ眉呻娐?ASIC)，例如用于在諸如蜂窩式電話、傳呼機(jī)、便攜式計(jì)算機(jī)、雙向無線電設(shè)備和類似的電子系統(tǒng)之類的無線設(shè)備中使用的通信電路214。在實(shí)施例中，處理器210可以包括管芯上存儲(chǔ)器216，例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。在另一個(gè)實(shí)施例中，集成電路210可以包括嵌入式管芯上存儲(chǔ)器216，例如嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(eDRAM)，其可以用作處理器212的高速緩沖存儲(chǔ)器。
[0037]在實(shí)施例中，電子系統(tǒng)200也包括外部存儲(chǔ)器240，該外部存儲(chǔ)器240又可以包括適用于特定應(yīng)用的一個(gè)或多個(gè)存儲(chǔ)器元件，例如-MM或非易失性存儲(chǔ)器(例如閃速存儲(chǔ)器)形式的主存儲(chǔ)器242 個(gè)或多個(gè)硬盤驅(qū)動(dòng)器244 ;和/或管理可移動(dòng)介質(zhì)246的一個(gè)或多個(gè)驅(qū)動(dòng)器，所述可移動(dòng)介質(zhì)例如軟盤、緊致盤(⑶)、數(shù)字可變盤(DVD)、閃速存儲(chǔ)鍵和本領(lǐng)域公知的其它可移動(dòng)介質(zhì)。
[0038]電子系統(tǒng)200可以包括:輸入設(shè)備270 (例如，鍵盤、鼠標(biāo)、軌跡球、游戲控制器、話筒等)和輸出(I/o)設(shè)備(例如，顯示設(shè)備250和音頻輸出260)。
[0039]如這里所示的，集成電路210和/或主存儲(chǔ)器242可以包括至少一個(gè)本說明書的負(fù)微分電阻器件。集成電路210和/或主存儲(chǔ)器242可以以多種不同的實(shí)施例來實(shí)現(xiàn)，例如電子系統(tǒng)、計(jì)算機(jī)系統(tǒng)等。本說明書中的垂直隧穿負(fù)微分電阻器件和本領(lǐng)域公認(rèn)的它們的等同形式可以包括在制造集成電路的一個(gè)或多個(gè)方法和制造電子組件的一個(gè)或多個(gè)方法中。如這里所描述的，元件、材料、幾何形狀、尺寸和操作順序都可以改變以適應(yīng)垂直隧穿負(fù)微分電阻器件。
[0040]已經(jīng)在具體的實(shí)施例中描述了本發(fā)明，應(yīng)當(dāng)理解由所附權(quán)利要求限定的本發(fā)明并不受上述說明中所列舉的特定細(xì)節(jié)的限制，因?yàn)樵诓幻撾x本發(fā)明精神和范圍的情況下，可以對(duì)本發(fā)明作出許多明顯的變化。
【權(quán)利要求】
1.一種微電子器件，包括: 上量子講； 下量子阱，其通過阻擋層而與所述上量子阱分隔開；以及 鄰近所述上量子阱的柵極電極。
2.如權(quán)利要求1所述的微電子器件，其中，所述上量子阱和所述下量子阱中的至少一個(gè)包含銦鎵砷。
3.如權(quán)利要求1所述的微電子器件，其中，所述阻擋層包括銦鋁砷。
4.如權(quán)利要求1所述的微電子器件，進(jìn)一步包括:與所述上量子阱耦合的上量子阱接觸部和與所述下量子阱耦合的下量子阱接觸部。
5.如權(quán)利要求4所述的微電子器件，其中，所述下量子阱接觸部延伸穿過所述上量子阱且與所述上量子阱電隔離。
6.如權(quán)利要求1所述的微電子器件，其中，所述上量子阱和所述下量子阱中的至少一個(gè)是η型摻雜的。
7.如權(quán)利要求1所述的微電子器件，其中，所述上量子阱和所述下量子阱中的至少一個(gè)是P型摻雜的。
8.如權(quán)利要求1所述的微電子器件，其中，所述柵極電極適用于調(diào)整所述上量子阱中的電流密度。`
9.一種制造微電子器件的方法，包括: 形成下量子阱； 形成鄰近所述下量子阱的阻擋層； 形成鄰近所述阻擋層的上量子阱；以及 形成鄰近所述上量子阱的柵極電極。
10.如權(quán)利要求9所述的方法，其中，形成所述下量子阱包括:形成銦鎵砷下量子阱。
11.如權(quán)利要求9所述的方法，其中，形成所述上量子阱包括:形成銦鎵砷上量子阱。
12.如權(quán)利要求9所述的方法，其中，形成所述阻擋層包括:形成銦鋁砷阻擋層。
13.如權(quán)利要求9所述的方法，進(jìn)一步包括:形成與所述上量子阱耦合的上量子阱接觸部和形成與所述下量子阱耦合的下量子阱接觸部。
14.如權(quán)利要求13所述的方法，其中，形成所述下量子阱接觸部包括: 形成穿過所述上量子阱的開口部； 在所述開口部的側(cè)壁上沉積電介質(zhì)材料； 使所述開口部延伸穿過所述阻擋層以暴露所述下量子阱的一部分；以及 在所述開口部中沉積導(dǎo)電材料。
15.如權(quán)利要求9所述的方法，進(jìn)一步包括:對(duì)所述上量子阱和所述下量子阱中的至少一個(gè)進(jìn)行摻雜。
16.如權(quán)利要求9所述的方法，進(jìn)一步包括:在所述上量子阱和所述柵極電極之間形成頂部阻擋層。
17.如權(quán)利要求9所述的方法，進(jìn)一步包括: 提供微電子襯底； 在所述微電子襯底上形成緩沖層；以及在所述緩沖層上形成底部阻擋層； 其中，形成所述下量子阱包括:在所述底部阻擋層上形成所述下量子阱。
18.—種系統(tǒng),包括: 集成電路器件；以及 主存儲(chǔ)器； 其中，所述集成電路器件和所述主存儲(chǔ)器中的至少一個(gè)包括微電子器件，所述微電子器件包括:上量子阱；通過阻擋層而與所述上量子阱分隔開的下量子阱；以及鄰近所述上量子阱的柵極電極。
19.如權(quán)利要求18所述的系統(tǒng)，其中，所述上量子阱和所述下量子阱中的至少一個(gè)包括銦鎵砷。
20.如權(quán)利要求18所述的系統(tǒng)，其中，所述阻擋層包括銦鋁砷。
【文檔編號(hào)】H01L21/336GK103563085SQ201180071330
【公開日】2014年2月5日 申請(qǐng)日期:2011年12月22日 優(yōu)先權(quán)日:2011年5月2日
【發(fā)明者】R·皮拉里塞泰 申請(qǐng)人:英特爾公司