專利名稱：可調(diào)節(jié)的存儲器自定時電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及靜態(tài)隨機存取存儲器(RAM)，更具體的說，本發(fā)明涉及對這種設(shè)備的檢測定時(sense timing)進行調(diào)整。
背景技術(shù)：
隨機存取存儲器(RAM)包含了多個獨立存儲單元。每一個存儲單元都能保持一個數(shù)字比特，也就是0或1。寫入存儲器對應(yīng)于將比特放入特定存儲單元。讀取存儲器對應(yīng)于找出特定存儲單元中存在哪些比特。為了省電并支持高系統(tǒng)速度，這種讀取和寫入應(yīng)該占用盡可能少的時間。
圖1顯示了依照現(xiàn)有技術(shù)，例如美國專利5,132,931所述的典型RAM的各種功能元件，其中所述專利合并在此作為參考。存儲單元10保存數(shù)字比特。這些單元組成了一個行和列的陣列。為了便于論述，我們通常只論及讀取這種存儲單元10的內(nèi)容。就我們的目的而言，寫入存儲器與此相似，并且是通過激活寫入啟動線來控制的。存儲單元10則一般分組為多個單元的水并行和垂直列。
存儲單元10經(jīng)常是依照行來訪問的。通過激活來自字線驅(qū)動器11的用于特定行的字線啟動信號103，可以對處于該行的存儲單元10進行訪問。存儲單元10的內(nèi)容(1或0)可以在互補(相反)輸出bit101和bitb102上得到。激活存儲單元10則導(dǎo)致在輸出bit101或bitb102中的其中之一的電壓下降，而這取決于該單元保存的是0還是1。用于在給定列上的存儲單元10的bit101和bitb102的輸出沿著各自位線傳播到列傳送單元12。列傳送單元12將單獨的比特信號傳送到并行位總線dio104和diob105，該總線由檢測放大器(sensing amplifier)13進行監(jiān)控。在由檢測啟動信號106啟動的時候，所述檢測放大器13檢測比特總線dio104與diob105之間的電壓差，該電壓差表示的是激活的存儲單元10的內(nèi)容。如果電壓差超出閾值電壓，那么檢測放大器13的數(shù)據(jù)輸出線108將會提供代表“1”的適當標準電壓電平邏輯信號。如果電壓差低于閾值電壓，那么數(shù)據(jù)輸出線108提供的則是代表“0”的適當標準電壓電平邏輯信號。
在來自已激活存儲單元10的輸出電壓中的下降是以相對較慢地發(fā)生的。為使檢測放大器13能夠執(zhí)行所述閾值比較，應(yīng)該對檢測啟動信號106進行最佳定時。如果檢測啟動信號106過快，那么閾值比較會在比特電壓可靠表示已激活存儲單元10中的內(nèi)容之前發(fā)生。如果檢測啟動信號106過慢，那么操作速度將會下降并且還會消耗功率。
通常，檢測定時控制電路14產(chǎn)生檢測啟動信號106。檢測啟動信號106的定時是通過監(jiān)控定時單元15的列來確定的。此外還將激活存儲單元10的字線啟動信號103提供給定時單元15的列。通過將該定時單元15的列定位在存儲單元10的列的遠端，可以確保自動主計及(account for)任何信號傳播延遲。來自定時單元15的bit和bitb輸出則提供到定時控制電路14，其對不斷變化的電壓進行監(jiān)控，以便確定何時產(chǎn)生檢測啟動信號106。在該列中定時單元15的數(shù)目則確定了以多快的速度來產(chǎn)生檢測啟動信號106。較高的定時單元15的數(shù)目意味著較快的檢測啟動信號106，以及較低的定時單元15的數(shù)目則意味著較慢的檢測啟動信號106。
先前，設(shè)計工程師使用了計算機模擬來預(yù)測應(yīng)該使用的定時單元15的數(shù)目。然后在測試過程中可能有必要通過改變定時單元15的數(shù)目來優(yōu)化性能。但是改變定時單元15的數(shù)目則需要改變芯片掩模。
發(fā)明概述本發(fā)明的典型實施例可以在測試過程中改變靜態(tài)RAM中的定時單元數(shù)目而不改變芯片掩模。用于靜態(tài)隨機存取存儲器(RAM)的檢測啟動電路包含了若干定時單元，其數(shù)量可以由用戶來加以確定。定時單元由字線啟動輸入啟動，以便產(chǎn)生定時位線輸出。檢測定時控制電路則由定時位線輸出觸發(fā)并產(chǎn)生檢測啟動信號。所述檢測啟動信號則允許檢測放大器讀取與感測放大器進行通信的存儲單元的邏輯狀態(tài)。
在另一個實施例中，外部控制電路產(chǎn)生控制輸出，以便允許用戶確定定時單元數(shù)目。舉例來說，可以使用熔絲來控制定時單元的數(shù)目。在一個具體實施例中，外部控制電路產(chǎn)生三個控制輸出，因此用戶可以確定的定時單元數(shù)目是一個可達8個定時單元之多的范圍。在另一個實施例中，外部控制電路產(chǎn)生四個控制輸出，因此用戶可以確定的定時單元數(shù)目是一個可達16個定時單元之多的范圍。
附圖簡述通過結(jié)合附圖來參考以下詳細說明，可以更易于理解本發(fā)明，其中圖1顯示的是依照現(xiàn)有技術(shù)的典型靜態(tài)RAM的各種功能元件。
圖2顯示的是依照一個典型實施例的靜態(tài)RAM中的各種功能元件。
圖3顯示的是圖2所示設(shè)定中使用的外部控制電路特定布置的更全面的細節(jié)。
圖4顯示的是根據(jù)本發(fā)明一個實施例的特定定時單元的實例。
具體實施例的詳細說明本發(fā)明的不同實施例針對的是那些允許用戶設(shè)定定時單元數(shù)目的技術(shù)，該定時單元是用來確定用于讀取尋址存儲單元的檢測啟動信號的。很有利的是，不需要對芯片掩模進行改變。開啟更多定時單元將會加速檢測啟動信號，反之亦然。對控制檢測啟動信號的單元數(shù)目進行的優(yōu)化可以對功率損耗和操作速度產(chǎn)生影響。通過縮短尋址存儲單元有效的時間，可以減少功率損耗并且提高了存儲器速度。這就意味著增加定時單元數(shù)目是合乎需要的。另一方面，在尋址存儲單元的輸出穩(wěn)定和精確之前，檢測啟動信號是不應(yīng)該出現(xiàn)的。
圖2顯示的是根據(jù)一個典型實施例的靜態(tài)RAM中的不同功能元件。這種常規(guī)結(jié)構(gòu)和操作與圖1相似，但是其中外加了一個新的功能塊，即外部控制器20。圖3顯示了這種外部控制器20的特定布置的更全面的細節(jié)。如圖2和3所示，外部控制器20獲得外部控制信號輸入并且輸出三條控制線cntl 0、cntl 1和cntl 2。Cnt 0控制的是一個定時單元，cntl 1控制的是兩個定時單元，cntl 2控制的是四個定時單元。最后一個定時單元則始終都是開啟的。在存在三條控制線的情況下，可以對多達8個定時單元15的范圍加以控制。而在存在四條控制線的情況下，則可以對多達16個定時單元15的范圍進行控制。舉例來說，如果有兩個定時單元始終是開啟的，那么這三條控制線將會允許用戶選擇一個8單元范圍，也就是從2到9的若干定時單元。在有兩個定時單元始終開啟并存在四條控制線的情況下，用戶可以選擇一個16單元范圍，也就是從2到17的若干定時單元。如果有四個定時單元始終是開啟的，那么用戶可以再次選擇一個16單元的范圍，也就是從4到19的若干定時單元。
在設(shè)計時間，可以通過控制cntl 0、cntl 1和cntl 2的狀態(tài)來把一個默認設(shè)置固定到若干定時單元15，并且定時控制電路將會包括使用測試值來覆蓋這些默認值的邏輯電路。在測試過程中，通過提供外部控制信號，可以改變定時單元15的默認數(shù)目，以根據(jù)需要來啟動或禁用或多或少的定時單元，由此對性能進行優(yōu)化。舉例來說，其中一種特定方案可以是依賴于熔絲，如果該熔絲燒斷，則改變所述默認設(shè)置。
圖4顯示了依照本發(fā)明一個實施例的特定定時存儲單元15的一個實例。在這里，控制輸入cntl 201可以在設(shè)計時間確定，也可以由外部控制電路20進行控制。當cntl 201處于高電平時，NMOS晶體管N2將會啟動。然后，在通過高電平來啟用字線輸入wl203，以便讀取定時單元的存儲內(nèi)容的時候，NMOS晶體管N1將會開啟，由此允許位線202經(jīng)由N2來進行放電。如果cntl 201處于低電平，由于在這里并不存在可供位線202經(jīng)由截止晶體管N2放電的路徑，因此將會禁用定時單元15。PMOS晶體管P1則被斷開，因此，當定時單元15上的其他晶體管對定時位線202進行放電的時候，所述PMOS晶體管P1將不對位線202進行充電。
盡管在這里公開了本發(fā)明的不同的示范性實施例，但對本領(lǐng)域技術(shù)人員來說，很明顯，在不脫離本發(fā)明真實范圍的情況下，可以執(zhí)行各種實現(xiàn)本發(fā)明某些優(yōu)點的變化和修改。
權(quán)利要求
1.一種用于包含了多個存儲單元的靜態(tài)隨機存取存儲器(RAM)的檢測啟動電路，所述電路包括數(shù)目可以由用戶確定的定時單元，其響應(yīng)于字線啟動輸入而產(chǎn)生定時位線輸出；以及檢測定時控制電路，其由定時位線的輸出所觸發(fā)來產(chǎn)生檢測啟動信號，以便啟動檢測放大器來讀取那些與所述檢測放大器進行通信的存儲單元的邏輯狀態(tài)。
2.根據(jù)權(quán)利要求1的電路，還包括外部控制電路，其用于產(chǎn)生至少一個控制輸出，以允許用戶確定定時單元的數(shù)目。
3.根據(jù)權(quán)利要求2的電路，其中外部控制電路使用了熔絲。
4.根據(jù)權(quán)利要求2的電路，其中外部控制電路產(chǎn)生三個控制輸出，以便在1與8個定時單元之間進行選擇。
5.根據(jù)權(quán)利要求2的電路，其中外部控制電路產(chǎn)生四個控制輸出，以便在1與16個定時單元之間進行選擇。
6.一種用于包含了多個存儲單元的靜態(tài)隨機存取存儲器(RAM)的檢測啟動電路，所述電路包括數(shù)目可以由用戶確定的定時單元，其響應(yīng)于字線啟動輸入而產(chǎn)生定時位線輸出；以及由定時位線輸出觸發(fā)的裝置，其用于產(chǎn)生檢測啟動信號來啟動檢測放大器，以讀取那些與檢測放大器進行通信的存儲單元的邏輯狀態(tài)。
7.根據(jù)權(quán)利要求6的電路，還包括用于產(chǎn)生至少一個控制輸出，以使允許用戶確定定時單元數(shù)目的裝置。
8.根據(jù)權(quán)利要求7的方法，其中用于產(chǎn)生至少一個控制輸出的裝置使用了熔絲。
9.根據(jù)權(quán)利要求7的方法，其中用于產(chǎn)生至少一個控制輸出的電路產(chǎn)生了三個控制輸出，以使用戶可以確定的定時單元數(shù)目是一個多達八個的范圍。
10.根據(jù)權(quán)利要求7的方法，其中用于產(chǎn)生至少一個控制輸出的電路產(chǎn)生了四個控制輸出，以使用戶可以確定的定時單元數(shù)目是一個多達十六個的范圍。
11.一種隨機存取存儲器(RAM)，包括多個分組成行和列的存儲單元；與存儲單元通信的檢測放大器，其用于產(chǎn)生代表由字線輸入激活的存儲單元內(nèi)容的邏輯電平輸出；數(shù)量可以由用戶確定的定時單元，其響應(yīng)于字線啟動輸入來產(chǎn)生定時位線輸出；以及檢測定時控制電路，其由定時位線輸出所觸發(fā)來產(chǎn)生檢測啟動信號，以使檢測放大器讀取所激活存儲單元的邏輯狀態(tài)。
12.根據(jù)權(quán)利要求11的RAM，還包括外部控制電路，其用于產(chǎn)生至少一個控制輸出，以允許用戶確定定時單元的數(shù)目。
13.根據(jù)權(quán)利要求12的RAM，其中外部控制電路使用了熔絲。
14.根據(jù)權(quán)利要求12的RAM，其中外部控制電路產(chǎn)生三個輸出，因此用戶可以確定的定時單元數(shù)目是一個多達八個的范圍。
15.根據(jù)權(quán)利要求12的RAM，其中外部控制電路產(chǎn)生四個輸出，因此用戶可以確定的定時單元數(shù)目是一個多達十六個的范圍。
全文摘要
一種靜態(tài)隨機存取存儲器(RAM)，它具有檢測啟動電路。數(shù)量可以由用戶確定的定時單元則響應(yīng)于字線啟動信號來產(chǎn)生定時位線輸出。所述定時位線輸出將觸發(fā)檢測定時控制電路。而所述檢測定時控制電路則產(chǎn)生檢測啟動信號，以啟動檢測放大器來讀取那些與檢測放大器進行通信的存儲單元的邏輯狀態(tài)。用戶可以通過改變定時單元數(shù)目來優(yōu)化操作。
文檔編號G11C11/419GK1568521SQ02820090
公開日2005年1月19日 申請日期2002年10月9日 優(yōu)先權(quán)日2001年10月9日
發(fā)明者詹姆斯·埃德溫·德馬里斯, 邁克爾·D·埃比 申請人:模擬設(shè)備公司