存儲(chǔ)器件及操作其的方法與流程

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2016年1月18日提交的申請(qǐng)?zhí)枮?0-2016-0006070的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其通過引用整體合并于此。

本公開的各種實(shí)施例總體而言涉及一種存儲(chǔ)系統(tǒng)，該存儲(chǔ)系統(tǒng)具有經(jīng)由通道而彼此耦接的存儲(chǔ)芯片和存儲(chǔ)器控制器。

背景技術(shù)：

存儲(chǔ)系統(tǒng)已經(jīng)廣泛用作數(shù)字設(shè)備(諸如例如計(jì)算機(jī)、數(shù)碼相機(jī)、mp3播放器和智能電話)的數(shù)據(jù)儲(chǔ)存器。存儲(chǔ)系統(tǒng)可以包括在其中儲(chǔ)存數(shù)據(jù)的存儲(chǔ)器件和控制存儲(chǔ)器件的存儲(chǔ)器控制器。如果數(shù)字設(shè)備是主機(jī)，則存儲(chǔ)器控制器可以在主機(jī)與存儲(chǔ)器件之間傳輸包括命令和數(shù)據(jù)的各種信息。

近年來，隨著數(shù)字設(shè)備可攜性的發(fā)展，數(shù)據(jù)的使用逐漸增加。為了適應(yīng)數(shù)據(jù)使用的增加，存儲(chǔ)器件通?？梢园ń?jīng)由一個(gè)通道來與存儲(chǔ)器控制器通信的多個(gè)存儲(chǔ)芯片。例如，所述多個(gè)存儲(chǔ)芯片可以耦接至一個(gè)通道，且存儲(chǔ)系統(tǒng)可以包括多個(gè)通道。

技術(shù)實(shí)現(xiàn)要素：

本公開的各種實(shí)施例針對(duì)一種具有減小的通道大小和增加的操作速度的存儲(chǔ)系統(tǒng)。

本公開的一個(gè)實(shí)施例提供了一種存儲(chǔ)系統(tǒng)，該存儲(chǔ)系統(tǒng)包括：存儲(chǔ)芯片，被配置成響應(yīng)于狀態(tài)檢查命令而輸出就緒/繁忙信號(hào)；以及存儲(chǔ)器控制器，被配置成：經(jīng)由耦接至存儲(chǔ)芯片的輸入/輸出線路來將狀態(tài)檢查命令傳輸給存儲(chǔ)芯片，以及根據(jù)經(jīng)由輸入/輸出線路而接收到的就緒/繁忙信號(hào)來判斷存儲(chǔ)芯片的操作狀態(tài)。

本公開的另一實(shí)施例提供了一種存儲(chǔ)系統(tǒng)，該存儲(chǔ)系統(tǒng)包括：多個(gè)存儲(chǔ)芯片，耦接至通道中包括的多個(gè)輸入/輸出線路，且被配置成響應(yīng)于狀態(tài)檢查命令而將就緒/繁忙信號(hào)輸出給輸入/輸出線路；以及存儲(chǔ)器控制器，被配置成：經(jīng)由通道來將狀態(tài)檢查命令傳輸給存儲(chǔ)芯片，以及根據(jù)經(jīng)由輸入/輸出線路而接收到的就緒/繁忙信號(hào)而同時(shí)地判斷存儲(chǔ)芯片的操作狀態(tài)。

本公開的又一實(shí)施例提供了一種存儲(chǔ)系統(tǒng)，該存儲(chǔ)系統(tǒng)包括：多個(gè)存儲(chǔ)芯片，所述多個(gè)存儲(chǔ)芯片被劃分成多個(gè)存儲(chǔ)器組，共同地耦接至多個(gè)輸入/輸出線路，以及被配置成將就緒/繁忙信號(hào)選擇性地輸出給每個(gè)組的輸入/輸出線路；以及存儲(chǔ)器控制器，被配置成根據(jù)以組為單位而接收到的就緒/繁忙信號(hào)來同時(shí)地判斷存儲(chǔ)芯片的操作狀態(tài)。

附圖說明

現(xiàn)在將在下面參照附圖來更充分地描述示例性實(shí)施例；然而，它們可以以不同的形式來實(shí)施，而不應(yīng)當(dāng)被解釋為局限于本文中所闡述的實(shí)施例。相反地，這些實(shí)施例被提供使得本公開將徹底且完整，且這些實(shí)施例將把示例性實(shí)施例的范圍充分傳達(dá)給本領(lǐng)域技術(shù)人員。

在附圖中，可以為了圖示的清晰而夸大尺寸。將理解的是，當(dāng)一個(gè)元件被稱作在兩個(gè)元件“之間”時(shí)，其可以為這兩個(gè)元件之間的唯一元件，或者也可以存在一個(gè)或更多個(gè)中間元件。相同的附圖標(biāo)記始終指代相同的元件。

圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)的示圖；

圖2是描述存儲(chǔ)器控制器與多個(gè)存儲(chǔ)芯片之間的連接關(guān)系的示圖；

圖3是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的通道與多個(gè)存儲(chǔ)芯片之間的連接關(guān)系的示圖。

圖4是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器控制器的示例性配置的示圖；

圖5是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)芯片的示例的示圖；

圖6是描述圖5的控制電路的示例性配置的示圖；

圖7是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)芯片的狀態(tài)檢查操作的示圖；

圖8是描述根據(jù)本發(fā)明的另一實(shí)施例的存儲(chǔ)芯片的狀態(tài)檢查操作的示圖；

圖9是描述根據(jù)本發(fā)明的又一實(shí)施例的存儲(chǔ)芯片的狀態(tài)檢查操作的示圖；

圖10是描述根據(jù)本發(fā)明的又一實(shí)施例的存儲(chǔ)芯片的狀態(tài)檢查操作的示圖；以及

圖11是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的包括存儲(chǔ)系統(tǒng)的計(jì)算系統(tǒng)的示圖。

具體實(shí)施方式

在下文中，將參照附圖來描述本公開的實(shí)施例。本公開的實(shí)施例不局限于下面的實(shí)施例，而可以以各種不同的形式來實(shí)施。該實(shí)施例意在對(duì)本公開做出完整描述，且該實(shí)施例被提供以向本發(fā)明所屬領(lǐng)域的普通技術(shù)人員充分地描述本公開。

圖1圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)1000。

參見圖1，存儲(chǔ)系統(tǒng)1000可以包括在其中儲(chǔ)存數(shù)據(jù)的存儲(chǔ)器件1100和控制存儲(chǔ)器件1100的存儲(chǔ)器控制器1200。

存儲(chǔ)器件1100可以包括多個(gè)存儲(chǔ)芯片組1110至11k0。存儲(chǔ)芯片組1110至11k0可以經(jīng)由通道ch1至chk(k是正整數(shù))來與存儲(chǔ)器控制器1200通信。存儲(chǔ)芯片組1110至11k0中的每個(gè)可以包括多個(gè)存儲(chǔ)芯片。

存儲(chǔ)器控制器1200可以響應(yīng)于從主機(jī)2000提供的命令而經(jīng)由通道ch1至chk來控制存儲(chǔ)芯片組1110至11k0中包括的存儲(chǔ)芯片。

在控制存儲(chǔ)芯片之前，存儲(chǔ)器控制器1200可以執(zhí)行狀態(tài)檢查操作以用于識(shí)別存儲(chǔ)芯片中哪些是可用的。例如，存儲(chǔ)器控制器1200可以根據(jù)從存儲(chǔ)芯片輸出的就緒/繁忙信號(hào)來識(shí)別可用的存儲(chǔ)芯片。當(dāng)識(shí)別到可用的存儲(chǔ)芯片時(shí)，存儲(chǔ)器控制器1200可以選擇可用存儲(chǔ)芯片中的任意一個(gè)并控制選中存儲(chǔ)芯片的操作。在狀態(tài)檢查操作期間，存儲(chǔ)器控制器1200可以判斷耦接至選中通道的一個(gè)存儲(chǔ)芯片的狀態(tài)，或者可以同時(shí)地判斷耦接至選中通道的多個(gè)存儲(chǔ)芯片的狀態(tài)。

圖2圖示了圖1中所示的存儲(chǔ)芯片組1110至11k0中的第一存儲(chǔ)芯片組1110與存儲(chǔ)器控制器1200之間的連接關(guān)系。類似于圖2中所示的第一存儲(chǔ)芯片組1110，其余的存儲(chǔ)芯片組1120至11k0(圖1)也可以經(jīng)由通道來耦接至存儲(chǔ)器控制器1200。

第一存儲(chǔ)芯片組1110可以包括共同地耦接至第一通道ch1的多個(gè)存儲(chǔ)芯片nv11至nv18。作為用于圖示目的圖2圖示了8個(gè)存儲(chǔ)芯片nv11至nv18的示例。然而，我們要注意到，存儲(chǔ)系統(tǒng)每個(gè)芯片組可以包括更多或更少數(shù)量的存儲(chǔ)芯片。存儲(chǔ)芯片nv11至nv18可以被實(shí)施為易失性存儲(chǔ)器件或非易失性存儲(chǔ)器件。在一個(gè)實(shí)施例中，存儲(chǔ)芯片nv11至nv18可以被實(shí)施為即使電源被關(guān)斷仍可以維持?jǐn)?shù)據(jù)的非易失性存儲(chǔ)器件。例如，存儲(chǔ)芯片nv11至nv18可以包括nand快閃存儲(chǔ)器件。

為了存儲(chǔ)器控制器1200與第一存儲(chǔ)芯片組1110中包括的存儲(chǔ)芯片經(jīng)由第一通道ch1來交換各種信息，第一通道ch1包括多個(gè)線路。下面將更詳細(xì)地描述第一通道ch1。

圖3是描述根據(jù)本發(fā)明的實(shí)施例的通道與存儲(chǔ)芯片之間的連接關(guān)系的示圖。圖3示例出了耦接至第一通道ch1的存儲(chǔ)芯片nv1至nvi(i是正整數(shù))。

參見圖3，第一通道ch1可以包括施加命令鎖存使能信號(hào)(cle)的線路、施加地址鎖存使能信號(hào)(ale)的線路和多個(gè)輸入/輸出線路io1至ioi。

雖然在圖3中未示出，但是除前述的線路之外，第一通道ch1還可以包括分別施加芯片使能信號(hào)、寫入使能信號(hào)、讀取使能信號(hào)和寫入保護(hù)信號(hào)的線路。例如，當(dāng)選中存儲(chǔ)芯片處于就緒狀態(tài)時(shí)，可以使用芯片使能信號(hào)來使選中存儲(chǔ)芯片進(jìn)入待機(jī)模式。此外，芯片使能信號(hào)可以經(jīng)由耦接至存儲(chǔ)芯片nv1至nvi中的每個(gè)存儲(chǔ)芯片的芯片使能線路之中的選中芯片使能線路而被施加給選中存儲(chǔ)芯片。例如，在用于檢查存儲(chǔ)芯片的狀態(tài)的狀態(tài)檢查操作期間，可以使能選中存儲(chǔ)芯片的芯片使能信號(hào)以及可以禁止其余的未選中存儲(chǔ)芯片的芯片使能信號(hào)。可替代地，當(dāng)對(duì)全部存儲(chǔ)芯片執(zhí)行用于檢查存儲(chǔ)芯片的狀態(tài)的狀態(tài)檢查操作時(shí)，可以使能或禁止針對(duì)全部存儲(chǔ)芯片的全部芯片使能信號(hào)。命令鎖存使能信號(hào)cle可以用來將命令加載至存儲(chǔ)芯片nv1至nvi之中的選中存儲(chǔ)芯片上。地址鎖存使能信號(hào)ale可以用來將地址加載至存儲(chǔ)芯片nv1至nvi之中的選中存儲(chǔ)芯片上，或者將用于選擇分組存儲(chǔ)芯片的組id加載至存儲(chǔ)芯片nv1至nvi上。讀取使能信號(hào)可以用來從選中存儲(chǔ)芯片輸出數(shù)據(jù)。寫入保護(hù)信號(hào)可以用來在突然執(zhí)行編程操作或刪除操作時(shí)保護(hù)存儲(chǔ)芯片。

命令、地址和數(shù)據(jù)可以經(jīng)由輸入/輸出線路io1至ioi而從存儲(chǔ)器控制器1200傳輸給選中存儲(chǔ)芯片。例如，命令、地址和數(shù)據(jù)可以經(jīng)由共同地耦接至存儲(chǔ)芯片nv1至nvi的輸入/輸出線路io1至ioi而傳輸給從存儲(chǔ)芯片nv1至nvi選中的一個(gè)或更多個(gè)存儲(chǔ)芯片。

包括關(guān)于存儲(chǔ)芯片nv1至nvi的狀態(tài)信息的就緒/繁忙信號(hào)可以經(jīng)由輸入/輸出線路io1至ioi而從存儲(chǔ)芯片nv1至nvi傳輸給存儲(chǔ)器控制器1200。對(duì)于狀態(tài)檢查操作，輸入/輸出線路io1至ioi可以被設(shè)置為分別對(duì)應(yīng)于存儲(chǔ)芯片nv1至nvi。例如，第一存儲(chǔ)芯片nv1的就緒/繁忙信號(hào)可以被設(shè)置為經(jīng)由第一輸入/輸出線路io1而傳輸給存儲(chǔ)器控制器1200，而第二存儲(chǔ)芯片nv2的就緒/繁忙信號(hào)可以被設(shè)置為經(jīng)由第二輸入/輸出線路io2而傳輸給存儲(chǔ)器控制器1200。按此方式，第n存儲(chǔ)芯片nvn(1≤n≤i)的就緒/繁忙信號(hào)可以被設(shè)置為經(jīng)由第n輸入/輸出線路io而傳輸給存儲(chǔ)器控制器1200。

出于此目的，在狀態(tài)檢查操作期間，存儲(chǔ)器控制器1200可以儲(chǔ)存關(guān)于分別與第一輸入/輸出線路io1至第i輸入/輸出線路ioi相對(duì)應(yīng)的存儲(chǔ)芯片nv1至nvi的信息，以及根據(jù)經(jīng)由第一輸入/輸出線路io1至第i輸入/輸出線路ioi傳輸?shù)木途w/繁忙信號(hào)來判斷第一存儲(chǔ)芯片nv1至第i存儲(chǔ)芯片nvi的狀態(tài)。下面將詳細(xì)描述存儲(chǔ)器控制器1200的配置。

圖4是更詳細(xì)地描述存儲(chǔ)器控制器1200的示圖。

參見圖4，存儲(chǔ)系統(tǒng)1000可以包括儲(chǔ)存數(shù)據(jù)的存儲(chǔ)器件1100和控制存儲(chǔ)器件1100的存儲(chǔ)器控制器1200。存儲(chǔ)器控制器1200可以包括緩沖存儲(chǔ)器1210、cpu1220、sram1230、主機(jī)接口1240、ecc1250和用于控制主機(jī)2000與存儲(chǔ)器件1100之間的通信的存儲(chǔ)器接口1260。

緩沖存儲(chǔ)器1210可以暫時(shí)地儲(chǔ)存存儲(chǔ)器控制器1200的操作所需的各種信息。例如，緩沖存儲(chǔ)器1210可以儲(chǔ)存狀態(tài)檢查操作所需的第一輸入/輸出線路io1至第i輸入/輸出線路ioi與第一存儲(chǔ)芯片nv1至第i存儲(chǔ)芯片nvi的匹配信息。

cpu1220可以執(zhí)行用于控制存儲(chǔ)器件110的各種操作，或者產(chǎn)生命令和地址。例如，cpu1220可以產(chǎn)生用于狀態(tài)檢查操作的狀態(tài)檢查命令，以及當(dāng)存儲(chǔ)芯片被分組時(shí)產(chǎn)生用于選擇存儲(chǔ)芯片組的組id。此外，cpu1220可以根據(jù)經(jīng)由第一輸入/輸出線路io1至第i輸入/輸出線路ioi而傳輸?shù)木途w/繁忙信號(hào)來判斷第一存儲(chǔ)芯片nv1至第i存儲(chǔ)芯片nvi的狀態(tài)，以及可以根據(jù)判斷結(jié)果確定選中存儲(chǔ)芯片的操作次序或者產(chǎn)生用于控制選中存儲(chǔ)芯片的操作的命令。

sram1230可以用作cpu1220的工作存儲(chǔ)器。

主機(jī)接口1240可以包括耦接至存儲(chǔ)系統(tǒng)1000的主機(jī)2000的數(shù)據(jù)交換協(xié)議。

ecc1250是錯(cuò)誤校正器，且可以檢測(cè)或校正從存儲(chǔ)器件1100讀取的數(shù)據(jù)中包含的錯(cuò)誤。

存儲(chǔ)器接口1260可以經(jīng)由通道ch來耦接至存儲(chǔ)器件1100，且可以與存儲(chǔ)器件1100接口。

接下來，將描述存儲(chǔ)器件1100中包括的存儲(chǔ)芯片的配置。

圖5詳細(xì)描述了第一存儲(chǔ)芯片nv1。要注意的是，存儲(chǔ)器件1100中包括的存儲(chǔ)芯片可以被配置為彼此類似，從而下面關(guān)于第一存儲(chǔ)芯片nv1的描述將同等地應(yīng)用于存儲(chǔ)器件1100的全部存儲(chǔ)芯片。

現(xiàn)在參見圖5，第一存儲(chǔ)芯片nv1可以包括儲(chǔ)存數(shù)據(jù)的存儲(chǔ)單元陣列110、被配置來執(zhí)行存儲(chǔ)單元陣列110的編程操作、讀取操作和刪除操作中的至少一種操作的外圍電路120以及被配置來控制外圍電路120的控制電路130。

存儲(chǔ)單元陣列110可以包括具有相同的配置的第一存儲(chǔ)塊至第k存儲(chǔ)塊(k是正整數(shù))。第一存儲(chǔ)塊至第k存儲(chǔ)塊可以以二維結(jié)構(gòu)或三維結(jié)構(gòu)形成。在二維結(jié)構(gòu)中，存儲(chǔ)單元沿水平方向布置在半導(dǎo)體襯底上。在三維結(jié)構(gòu)中，存儲(chǔ)單元沿垂直方向布置在半導(dǎo)體襯底上而形成多個(gè)存儲(chǔ)單元層的層疊。

外圍電路120可以包括電壓發(fā)生電路121、行解碼器122、頁(yè)緩沖器123、列解碼器124和輸入/輸出電路125。

電壓發(fā)生電路121可以響應(yīng)于操作信號(hào)opsig而產(chǎn)生各種操作電壓。例如，對(duì)于編程操作，電壓發(fā)生電路121可以在接收編程操作信號(hào)opsig時(shí)產(chǎn)生各種操作電壓，諸如編程操作所需的編程電壓以及通過電壓。操作電壓可以經(jīng)由全局線(gl)而傳輸給行解碼器122。

行解碼器122可以選擇多個(gè)存儲(chǔ)塊(第一存儲(chǔ)塊至第k存儲(chǔ)塊)中的一個(gè)或更多個(gè)存儲(chǔ)塊，以及可以將經(jīng)由全局線gl而接收到的操作電壓傳送給耦接至選中的一個(gè)或更多個(gè)存儲(chǔ)塊的局部線ll1至llk。

頁(yè)緩沖器123可以經(jīng)由位線bl而耦接至存儲(chǔ)單元陣列110，以及可以響應(yīng)于頁(yè)緩沖器控制信號(hào)pbsignals而用正電壓來對(duì)位線bl預(yù)充電，或者在編程操作和讀取操作期間將數(shù)據(jù)傳輸給選中存儲(chǔ)塊及從選中存儲(chǔ)塊接收數(shù)據(jù)，或者暫時(shí)儲(chǔ)存接收到的數(shù)據(jù)。

列解碼器124可以響應(yīng)于列地址cadd而在頁(yè)緩沖器123與輸入/輸出電路125之間傳送數(shù)據(jù)data。

輸入/輸出電路125可以從存儲(chǔ)器控制器1200接收命令cmd、地址add、組idgid和數(shù)據(jù)data，將命令cmd、地址add和組idgid傳輸給控制電路130，以及將數(shù)據(jù)data傳輸給列解碼器124。此外，輸入/輸出電路125可以響應(yīng)于從控制電路130接收到的就緒/繁忙信號(hào)r/b#、組選擇信息sel_g和輸入/輸出線路選擇信息sel_io而經(jīng)由與第一輸入/輸出線路io1至第i輸入/輸出線路ioi中的對(duì)應(yīng)的一個(gè)輸入/輸出線路(例如，第一輸入/輸出線路io1)來輸出就緒/繁忙信號(hào)r/b#。

控制電路130可以響應(yīng)于命令鎖存使能信號(hào)cle而接收命令cmd，以及響應(yīng)于地址鎖存使能信號(hào)ale而接收地址add或組idgid?？刂齐娐?30可以響應(yīng)于接收到的命令cmd和地址add而執(zhí)行各種操作。

在正常操作期間，控制電路130可以響應(yīng)于與編程操作、讀取操作或刪除操作相對(duì)應(yīng)的命令cmd和地址add而輸出用于控制外圍電路120的操作信號(hào)opsig、行地址radd、頁(yè)緩沖器控制信號(hào)pbsignals和列地址cadd。

在狀態(tài)檢查操作期間，控制電路130可以響應(yīng)于從輸入/輸出電路125提供的命令cmd而輸出就緒/繁忙信號(hào)r/b#和輸入/輸出線路選擇信息sel_io，或者響應(yīng)于命令cmd和組idgid而輸出就緒/繁忙信號(hào)r/b#、組選擇信息sel_g和輸入/輸出線路選擇信息sel_io。

在耦接至通道的存儲(chǔ)芯片的數(shù)量小于參考數(shù)量的存儲(chǔ)系統(tǒng)中，控制電路130可以響應(yīng)于命令cmd而輸出就緒/繁忙信號(hào)r/b#和輸入/輸出線路選擇信息sel_io?？商娲?，在耦接至通道的存儲(chǔ)芯片的數(shù)量等于或大于參考數(shù)量的存儲(chǔ)系統(tǒng)中，控制電路130可以響應(yīng)于命令cmd和組idgid而輸出就緒/繁忙信號(hào)r/b#、組選擇信息sel_g和輸入/輸出線路選擇信息sel_io。可以根據(jù)存儲(chǔ)系統(tǒng)而不同地設(shè)置參考數(shù)量。當(dāng)耦接至通道的存儲(chǔ)芯片被分成多個(gè)存儲(chǔ)器組時(shí)，組idgid包括用于對(duì)選中組中包括的存儲(chǔ)芯片執(zhí)行狀態(tài)檢查操作的組選擇信息。

此外，控制電路130可以儲(chǔ)存關(guān)于第一存儲(chǔ)芯片nv1的狀態(tài)信息。在狀態(tài)檢查操作期間，控制電路130可以將儲(chǔ)存的狀態(tài)信息輸出作為就緒/繁忙信號(hào)r/b#。可以根據(jù)第一存儲(chǔ)芯片nv1的操作來持續(xù)地更新狀態(tài)信息。例如，根據(jù)第一存儲(chǔ)芯片nv1的操作狀態(tài)，狀態(tài)信息可以具有值“1”或“0”。如果第一存儲(chǔ)芯片nv1準(zhǔn)備好執(zhí)行新的操作，則狀態(tài)信息可以具有表示就緒狀態(tài)的值“1”。如果第一存儲(chǔ)芯片nv1在執(zhí)行特定的操作，則狀態(tài)信息可以具有表示繁忙狀態(tài)的值“0”。

參見圖6，控制電路130可以包括儲(chǔ)存狀態(tài)信息的狀態(tài)信息儲(chǔ)存單元31和輸入/輸出線路信息儲(chǔ)存單元33。此外，當(dāng)存儲(chǔ)芯片被分成多個(gè)存儲(chǔ)器組時(shí)，控制電路130還可以包括組信息儲(chǔ)存單元32。

狀態(tài)信息儲(chǔ)存單元31可以儲(chǔ)存表示對(duì)應(yīng)的存儲(chǔ)芯片的操作狀態(tài)的狀態(tài)信息。如圖5中所述，狀態(tài)信息可以具有值“0”或“1”，以及可以根據(jù)存儲(chǔ)芯片的操作狀態(tài)來持續(xù)地更新。狀態(tài)信息儲(chǔ)存單元31可以響應(yīng)于用于狀態(tài)檢查操作的命令cmd而將儲(chǔ)存的狀態(tài)信息輸出作為就緒/繁忙信號(hào)r/b#。

組信息儲(chǔ)存單元32可以儲(chǔ)存對(duì)應(yīng)的存儲(chǔ)芯片的組信息，以及響應(yīng)于組idgid而輸出組信息作為組選擇信息sel_g。例如，如果第一存儲(chǔ)芯片nv1被包括在第一存儲(chǔ)器組中，則組信息可以具有值“0”，而如果第一存儲(chǔ)芯片nv1被包括在第二存儲(chǔ)器組中，則組信息可以具有值“1”。在狀態(tài)檢查操作期間，組信息儲(chǔ)存單元32可以判斷組idgid與組信息彼此是否一致，并根據(jù)判斷結(jié)果來輸出組選擇信息sel_g。

輸入/輸出線路信息儲(chǔ)存單元33可以儲(chǔ)存關(guān)于對(duì)應(yīng)的存儲(chǔ)芯片的輸入/輸出線路的信息。例如，在狀態(tài)檢查操作期間，當(dāng)?shù)谝淮鎯?chǔ)芯片nv1被設(shè)置為對(duì)應(yīng)于第一輸入/輸出線路io1時(shí)，第一存儲(chǔ)芯片nv1的輸入/輸出線路信息儲(chǔ)存單元33可以包括關(guān)于第一輸入/輸出線路的輸入/輸出信息，以及將儲(chǔ)存的輸入/輸出線路信息輸出作為輸入/輸出線路選擇信息sel_io。

輸入/輸出電路125可以響應(yīng)于就緒/繁忙信號(hào)r/b#和輸入/輸出線路選擇信息sel_io而輸出就緒/繁忙信號(hào)r/b#?？商娲兀?dāng)存儲(chǔ)芯片被分成多個(gè)存儲(chǔ)器組時(shí)，輸入/輸出電路125可以響應(yīng)于就緒/繁忙信號(hào)r/b#、組選擇信息sel_g和輸入/輸出線路選擇信息sel_io而輸出就緒/繁忙信號(hào)r/b#。例如，輸入/輸出電路125可以響應(yīng)于輸入/輸出線路選擇信息sel_io而經(jīng)由選中的輸入/輸出線路來輸出就緒/繁忙信號(hào)r/b#。此外，當(dāng)使用組選擇信息sel_g時(shí)，輸入/輸出電路125可以響應(yīng)于組選擇信息sel_g來判斷經(jīng)由選中的輸入/輸出線路是否來輸出就緒/繁忙信號(hào)r/b#。例如，當(dāng)狀態(tài)檢查操作的目標(biāo)存儲(chǔ)芯片不是包括第一存儲(chǔ)芯片nv1的組，則輸入/輸出電路125不會(huì)響應(yīng)于組選擇信息sel_g而經(jīng)由選中的輸入/輸出線路來輸出就緒/繁忙信號(hào)r/b#。當(dāng)狀態(tài)檢查操作的目標(biāo)存儲(chǔ)芯片是包括第一存儲(chǔ)芯片nv1的組時(shí)，輸入/輸出電路125響應(yīng)于組選擇信息sel_g而經(jīng)由選中的輸入/輸出線路來輸出就緒/繁忙信號(hào)r/b#。

下面將詳細(xì)描述如何經(jīng)由輸入/輸出線路來執(zhí)行狀態(tài)檢查操作。

圖7是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)芯片的狀態(tài)檢查操作的示圖。

參見圖7，用于說明目的的示例，將借助該示例來描述第一輸入/輸出線路至第八輸入/輸出線路io<1:8>和第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8。然而，我們要注意，輸入/輸出線路和存儲(chǔ)芯片的數(shù)量可以根據(jù)存儲(chǔ)系統(tǒng)而不同。

經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>將狀態(tài)檢查命令sr_cmd共同地傳輸給第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8。根據(jù)本實(shí)施例，同時(shí)地執(zhí)行對(duì)耦接至一個(gè)通道的全部存儲(chǔ)芯片nv1至nv8的狀態(tài)檢查操作，從而可以將或可以不將芯片使能信號(hào)傳輸給第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8。為了縮短狀態(tài)檢查操作時(shí)間，最好不將芯片使能信號(hào)傳輸給第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8。第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8可以響應(yīng)于狀態(tài)檢查命令sr_cmd而分別經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>來同時(shí)地輸出第一就緒/繁忙信號(hào)至第八就緒/繁忙信號(hào)r/b#<1:8>。詳細(xì)地說，第一存儲(chǔ)芯片nv1可以被設(shè)置為經(jīng)由第一輸入/輸出線路io<1>來輸出第一就緒/繁忙信號(hào)r/b#<1>，而第二存儲(chǔ)芯片nv2可以被設(shè)置為經(jīng)由第二輸入/輸出線路io<2>來輸出第二就緒/繁忙信號(hào)r/b#<2>。以此方式，第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8可以分別經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>來同時(shí)地輸出第一就緒/繁忙信號(hào)至第八就緒/繁忙信號(hào)r/b#<1:8>。

存儲(chǔ)器控制器1200可以根據(jù)分別經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而提供的第一就緒/繁忙信號(hào)至第八就緒/繁忙信號(hào)r/b#<1:8>來判斷第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8的操作狀態(tài)。存儲(chǔ)器控制器1200可以判斷第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8的操作狀態(tài)，然后將用于后續(xù)操作的命令傳輸給第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8之中的一個(gè)或更多個(gè)可用存儲(chǔ)芯片。存儲(chǔ)器控制器1200可以使能可用存儲(chǔ)芯片的芯片使能信號(hào)來選擇可用存儲(chǔ)芯片，并將用于后續(xù)操作的命令傳輸給選中存儲(chǔ)芯片。

圖8是描述根據(jù)本發(fā)明的另一實(shí)施例的存儲(chǔ)芯片的狀態(tài)檢查操作的示圖，并圖示了存儲(chǔ)芯片的數(shù)量大于輸入/輸出線路的數(shù)量時(shí)的狀態(tài)檢查操作。

參見圖8，當(dāng)?shù)谝淮鎯?chǔ)芯片nv1至第十六存儲(chǔ)芯片nv16耦接至第一輸入/輸出線路至第八輸入/輸出線路io<1:8>時(shí)，第一存儲(chǔ)芯片nv1至第十六存儲(chǔ)芯片nv16可以被分成多個(gè)存儲(chǔ)器組(例如，兩個(gè)存儲(chǔ)器組)并以組為單位來操作。根據(jù)本實(shí)施例，耦接至第一輸入/輸出線路至第八輸入/輸出線路io<1:8>的存儲(chǔ)芯片的狀態(tài)檢查操作以組為單位來同時(shí)地執(zhí)行，從而可以禁止或使能全部芯片使能信號(hào)。為了縮短狀態(tài)檢查操作時(shí)間，最好禁止全部芯片使能信號(hào)。例如，第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8可以包括在第一存儲(chǔ)器組中，而第九存儲(chǔ)芯片nv9至第十六存儲(chǔ)芯片nv16可以包括在第二存儲(chǔ)器組中。可以通過使用組idgid來將第一存儲(chǔ)器組與第二存儲(chǔ)器組彼此區(qū)分，從而即使芯片使能信號(hào)被禁止，組也可以被選中。第一存儲(chǔ)器組idgid<1>可以被分配給第一存儲(chǔ)器組，而第二存儲(chǔ)器組idgid<2>可以被分配給第二存儲(chǔ)器組。例如，如果存儲(chǔ)器控制器1200輸出第一存儲(chǔ)器組idgid<1>，則第一存儲(chǔ)器組中包括的第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8可以輸出第一就緒/繁忙信號(hào)至第八就緒/繁忙信號(hào)r/b#<1:8>。在這種情況下，第二存儲(chǔ)器組中包括的第九存儲(chǔ)芯片nv9至第十六存儲(chǔ)芯片nv16不輸出第九就緒/繁忙信號(hào)至第十六就緒/繁忙信號(hào)r/b#<9:16>。下面將更詳細(xì)地對(duì)此進(jìn)行描述。

在狀態(tài)檢查操作期間，存儲(chǔ)器控制器1200經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而將狀態(tài)檢查命令sr_cmd共同地傳輸給第一存儲(chǔ)芯片nv1至第十六存儲(chǔ)芯片nv16，然后傳輸組idgid。例如，當(dāng)?shù)谝淮鎯?chǔ)器組被選中然后第二存儲(chǔ)器組被選中時(shí)，存儲(chǔ)器控制器1200經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而輸出狀態(tài)檢查命令sr_cmd。第一存儲(chǔ)芯片nv1至第十六存儲(chǔ)芯片nv16共同地接收狀態(tài)檢查命令sr_cmd，且準(zhǔn)備好執(zhí)行狀態(tài)檢查操作。

接下來，存儲(chǔ)器控制器1200經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而輸出用于選擇第一存儲(chǔ)器組的第一存儲(chǔ)器組idgid<1>。第一存儲(chǔ)器組中包括的第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8通過第一存儲(chǔ)器組idgid<1>而被選中，而第二存儲(chǔ)器組中包括的第九存儲(chǔ)芯片nv9至第十六存儲(chǔ)芯片nv16不被選中。

選中的第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8分別經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而輸出就緒/繁忙信號(hào)。例如，第一存儲(chǔ)芯片nv1經(jīng)由第一輸入/輸出線路io<1>而輸出第一就緒/繁忙信號(hào)r/b#<1>，以及第二存儲(chǔ)芯片nv2經(jīng)由第二輸入/輸出線路io<2>而輸出第二就緒/繁忙信號(hào)r/b#<2>。以此方式，第三存儲(chǔ)芯片nv3至第八存儲(chǔ)芯片nv8中的每個(gè)也可以分別經(jīng)由第三輸入/輸出線路至第八輸入/輸出線路io<3:8>而輸出第三就緒/繁忙信號(hào)至第八就緒/繁忙信號(hào)r/b#<3:8>。

存儲(chǔ)器控制器1200接收經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>傳輸?shù)牡谝淮鎯?chǔ)器組的第一就緒/繁忙信號(hào)至第八就緒/繁忙信號(hào)r/b#<1:8>，然后經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而順序地輸出狀態(tài)檢查命令sr_cmd和第二存儲(chǔ)器組idgid<2>以用于第二存儲(chǔ)器組的狀態(tài)檢查操作。然后，第二存儲(chǔ)器組中包括的第九存儲(chǔ)芯片nv9至第十六存儲(chǔ)芯片nv16通過第二存儲(chǔ)器組idgid<2>而被選中，而第一存儲(chǔ)器組中包括的第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8不被選中。選中的第九存儲(chǔ)芯片nv9至第十六存儲(chǔ)芯片nv16分別經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而輸出就緒/繁忙信號(hào)。例如，第九存儲(chǔ)芯片nv9經(jīng)由第一輸入/輸出線路io<1>而輸出第九就緒/繁忙信號(hào)r/b#<9>，以及第十存儲(chǔ)芯片nv10經(jīng)由第二輸入/輸出線路io<2>而輸出第十就緒/繁忙信號(hào)r/b#<10>。以此方式，第十一存儲(chǔ)芯片nv11至第十六存儲(chǔ)芯片nv16中的每個(gè)也可以分別經(jīng)由第三輸入/輸出線路至第八輸入/輸出線路io<3:8>而輸出第十一就緒/繁忙信號(hào)至第十六就緒/繁忙信號(hào)r/b#<11:16>。

如上所述，雖然存儲(chǔ)芯片的數(shù)量大于輸入/輸出線路的數(shù)量，但是可以對(duì)存儲(chǔ)芯片進(jìn)行分組，以及可以同時(shí)地執(zhí)行每個(gè)選中組的存儲(chǔ)芯片的狀態(tài)檢查操作。因此，即使存儲(chǔ)芯片的數(shù)量大，也可以縮短狀態(tài)檢查操作時(shí)間。

圖9是描述根據(jù)本發(fā)明的又一實(shí)施例的存儲(chǔ)芯片的狀態(tài)檢查操作的示圖，且圖示了經(jīng)由輸入/輸出線路來傳輸各個(gè)存儲(chǔ)芯片的狀態(tài)操作和操作結(jié)果的操作。

參見圖9，當(dāng)?shù)谝淮鎯?chǔ)芯片nv1至第八存儲(chǔ)芯片nv8耦接至第一輸入/輸出線路至第八輸入/輸出線路io<1:8>時(shí)，第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8可以被分成多個(gè)存儲(chǔ)器組(例如，兩個(gè)存儲(chǔ)器組)。在狀態(tài)檢查操作期間，第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8可以與第一就緒/繁忙信號(hào)至第八就緒/繁忙信號(hào)r/b#<1:8>一起同時(shí)地輸出各個(gè)存儲(chǔ)芯片的操作結(jié)果的通過/失敗信號(hào)pass/fail<1:8>。根據(jù)本實(shí)施例，耦接至第一輸入/輸出線路至第八輸入/輸出線路io<1:8>的存儲(chǔ)芯片nv1至nv8的狀態(tài)檢查操作以組為單位來同時(shí)地執(zhí)行，從而可以禁止或使能全部芯片使能信號(hào)。為了縮短狀態(tài)檢查操作時(shí)間，最好禁止全部芯片使能信號(hào)。通過/失敗信號(hào)pass/fail<1:8>可以表示由第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8執(zhí)行的各種操作的通過/失敗。當(dāng)?shù)谝淮鎯?chǔ)芯片nv1至第八存儲(chǔ)芯片nv8耦接至第一輸入/輸出線路至第八輸入/輸出線路io<1:8>時(shí)，需要將至少兩個(gè)輸入/輸出線路分配給各個(gè)存儲(chǔ)芯片以使存儲(chǔ)芯片同時(shí)地輸出就緒/繁忙信號(hào)和通過/失敗信號(hào)。例如，可以將第一輸入/輸出線路和第二輸入/輸出線路io<1:2>分配給第一存儲(chǔ)芯片nv1，可以將第三輸入/輸出線路和第四輸入/輸出線路io<3:4>分配給第二存儲(chǔ)芯片nv2，可以將第五輸入/輸出線路和第六輸入/輸出線路io<5:6>分配給第三存儲(chǔ)芯片nv3，以及可以將第七輸入/輸出線路和第八輸入/輸出線路io<7:8>分配給第四存儲(chǔ)芯片nv4。在這種情況下，被分配給其余的第五存儲(chǔ)芯片nv5至第八存儲(chǔ)芯片nv8的輸入/輸出線路的數(shù)量不足，因此存儲(chǔ)芯片被分組且以組為單位來操作。下面將更詳細(xì)地對(duì)此進(jìn)行描述。

第一存儲(chǔ)芯片nv1至第四存儲(chǔ)芯片nv4可以包括在第一存儲(chǔ)器組中，而第五存儲(chǔ)芯片nv5至第八存儲(chǔ)芯片nv8可以包括在第二存儲(chǔ)器組中?？梢酝ㄟ^使用組idgid來將第一存儲(chǔ)器組與第二存儲(chǔ)器組彼此區(qū)分。第一存儲(chǔ)器組idgid<1>可以被分配給第一存儲(chǔ)器組，以及第二存儲(chǔ)器組idgid<2>可以被分配給第二存儲(chǔ)器組。例如，如果存儲(chǔ)器控制器1200輸出第一存儲(chǔ)器組idgid<1>，則第一存儲(chǔ)器組中包括的第一存儲(chǔ)芯片nv1至第四存儲(chǔ)芯片nv4可以被選中，而第二存儲(chǔ)器組中包括的第五存儲(chǔ)芯片nv5至第八存儲(chǔ)芯片nv8可以不被選中。例如，存儲(chǔ)器控制器1200可以經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而將狀態(tài)檢查命令sr_cmd同時(shí)地傳輸給第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8，然后傳輸組idgid。例如，當(dāng)?shù)谝淮鎯?chǔ)器組被選中然后第二存儲(chǔ)器組被選中時(shí)，存儲(chǔ)器控制器1200將狀態(tài)檢查命令sr_cmd輸出給第一輸入/輸出線路至第八輸入/輸出線路io<1:8>。第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8共同地接收狀態(tài)檢查命令sr_cmd，且準(zhǔn)備好執(zhí)行狀態(tài)檢查操作。

接下來，存儲(chǔ)器控制器1200經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而輸出用于選擇第一存儲(chǔ)器組的第一存儲(chǔ)器組idgid<1>。第一存儲(chǔ)器組中包括的第一存儲(chǔ)芯片nv1至第四存儲(chǔ)芯片nv4通過第一存儲(chǔ)器組idgid<1>而被選中，而第二存儲(chǔ)器組中包括的第五存儲(chǔ)芯片nv5至第八存儲(chǔ)芯片nv8不被選中。

選中的第一存儲(chǔ)芯片nv1至第四存儲(chǔ)芯片nv4分別經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>之中的分配的輸入/輸出線路而輸出就緒/繁忙信號(hào)和通過/失敗信號(hào)。例如，第一存儲(chǔ)芯片nv1可以經(jīng)由第一輸入/輸出線路io<1>而輸出第一通過/失敗信號(hào)pass/fail<1>，以及經(jīng)由第二輸入/輸出線路io<2>而輸出第一就緒/繁忙信號(hào)r/b#<1>。第二存儲(chǔ)芯片nv2可以經(jīng)由第三輸入/輸出線路io<3>而輸出第二通過/失敗信號(hào)pass/fail<2>，以及經(jīng)由第四輸入/輸出線路io<4>而輸出第二就緒/繁忙信號(hào)r/b#<2>。第三存儲(chǔ)芯片nv3可以經(jīng)由第五輸入/輸出線路io<5>而輸出第三通過/失敗信號(hào)pass/fail<3>，以及經(jīng)由第六輸入/輸出線路io<6>而輸出第三就緒/繁忙信號(hào)r/b#<3>。第四存儲(chǔ)芯片nv4可以經(jīng)由第七輸入/輸出線路io<7>而輸出第四通過/失敗信號(hào)pass/fail<4>，以及經(jīng)由第八輸入/輸出線路io<8>而輸出第四就緒/繁忙信號(hào)r/b#<4>。

存儲(chǔ)器控制器1200接收經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>傳輸來的第一存儲(chǔ)器組的第一通過/失敗信號(hào)至第四通過/失敗信號(hào)pass/fail<1:4>和第一就緒/繁忙信號(hào)至第四就緒/繁忙信號(hào)r/b#<1:4>，儲(chǔ)存關(guān)于第一存儲(chǔ)器組的各個(gè)存儲(chǔ)芯片的操作狀態(tài)以及操作結(jié)果的通過/失敗的信息，然后經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<8>而順序地輸出狀態(tài)檢查命令sr_cmd和第二存儲(chǔ)器組idgid<2>以用于第二存儲(chǔ)器組的狀態(tài)檢查操作。第二存儲(chǔ)器組中包括的第五存儲(chǔ)芯片nv5至第八存儲(chǔ)芯片nv8通過第二存儲(chǔ)器組idgid<2>而被選中，而第一存儲(chǔ)器組中包括的第一存儲(chǔ)芯片nv1至第四存儲(chǔ)芯片nv4不被選中。選中的第五存儲(chǔ)芯片nv5至第八存儲(chǔ)芯片nv8分別經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>之中的分配的輸入/輸出線路而輸出通過/失敗信號(hào)和就緒/繁忙信號(hào)。例如，第五存儲(chǔ)芯片nv5可以經(jīng)由第一輸入/輸出線路io<1>而輸出第五通過/失敗信號(hào)pass/fail<5>，以及經(jīng)由第二輸入/輸出線路io<2>而輸出第五就緒/繁忙信號(hào)r/b#<5>。第六存儲(chǔ)芯片nv6可以經(jīng)由第三輸入/輸出線路io<3>而輸出第六通過/失敗信號(hào)pass/fail<6>，以及經(jīng)由第四輸入/輸出線路io<4>而輸出第六就緒/繁忙信號(hào)r/b#<6>。第七存儲(chǔ)芯片nv7可以經(jīng)由第五輸入/輸出線路io<5>而輸出第七通過/失敗信號(hào)pass/fail<7>，以及經(jīng)由第六輸入/輸出線路io<6>而輸出第七就緒/繁忙信號(hào)r/b#<7>。第八存儲(chǔ)芯片nv8可以經(jīng)由第七輸入/輸出線路io<7>而輸出第八通過/失敗信號(hào)pass/fail<8>，以及經(jīng)由第八輸入/輸出線路io<8>而輸出第八就緒/繁忙信號(hào)r/b#<8>。

如上所述，存儲(chǔ)器控制器1200可以儲(chǔ)存關(guān)于各個(gè)存儲(chǔ)芯片的操作狀態(tài)以及通過/失敗信息，以及如果全部存儲(chǔ)芯片的狀態(tài)檢查操作都結(jié)束了，則可操作的存儲(chǔ)芯片可以根據(jù)儲(chǔ)存的信息而被選中。接下來，存儲(chǔ)器控制器1200可以根據(jù)命令隊(duì)列來將后續(xù)操作的命令順序地傳輸給選中存儲(chǔ)芯片以用于可操作存儲(chǔ)芯片的后續(xù)操作。例如，存儲(chǔ)器控制器1200可以將用于新操作的命令傳輸給可操作存儲(chǔ)芯片之中的當(dāng)前操作通過的存儲(chǔ)芯片，以及將用于重復(fù)當(dāng)前操作的命令傳輸給當(dāng)前操作失敗的存儲(chǔ)芯片，直到當(dāng)前操作通過為止。

如上所述，雖然從存儲(chǔ)芯片同時(shí)傳輸?shù)男盘?hào)的數(shù)量大于輸入/輸出線路的數(shù)量，但是可以對(duì)存儲(chǔ)芯片分組，且可以對(duì)每個(gè)選中組的存儲(chǔ)芯片同時(shí)執(zhí)行狀態(tài)檢查操作。因此，雖然從存儲(chǔ)芯片同時(shí)傳輸?shù)男盘?hào)的數(shù)量大，但是可以縮短狀態(tài)檢查操作時(shí)間。

圖10是描述根據(jù)本發(fā)明的又一實(shí)施例的存儲(chǔ)芯片的狀態(tài)檢查操作的示圖。根據(jù)參照?qǐng)D9而描述的實(shí)施例，響應(yīng)于狀態(tài)檢查命令而同時(shí)地傳輸就緒/繁忙信號(hào)和通過/失敗信號(hào)，但是根據(jù)參照?qǐng)D10而描述的實(shí)施例，可以選擇性地傳輸通過/失敗信號(hào)。

參見圖10，當(dāng)?shù)谝淮鎯?chǔ)芯片nv1至第八存儲(chǔ)芯片nv8耦接至第一輸入/輸出線路至第八輸入/輸出線路io<1:8>時(shí)，第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8可以被分成多個(gè)存儲(chǔ)器組，例如，兩個(gè)存儲(chǔ)器組。耦接至第一輸入/輸出線路至第八輸入/輸出線路io<1:8>的存儲(chǔ)芯片的狀態(tài)檢查操作可以以組為單位來同時(shí)地執(zhí)行，從而可以禁止或使能全部芯片使能信號(hào)。為了縮短狀態(tài)檢查操作時(shí)間，最好禁止全部芯片使能信號(hào)。如參照?qǐng)D9所述，根據(jù)本實(shí)施例，可以給每個(gè)存儲(chǔ)芯片分配至少兩個(gè)輸入/輸出線路，且可以以組為單位來操作存儲(chǔ)芯片。

對(duì)于選中的第一存儲(chǔ)器組中包括的第一存儲(chǔ)芯片nv1至第四存儲(chǔ)芯片nv4的狀態(tài)檢查操作，存儲(chǔ)器控制器1200經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而將狀態(tài)檢查命令sr_cmd共同傳輸給第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8，然后傳輸組idgid。在下文中，將借助示例來描述第一存儲(chǔ)器組被選中然后第二存儲(chǔ)器組被選中的情況。

存儲(chǔ)器控制器1200將狀態(tài)檢查命令sr_cmd輸出給第一輸入/輸出線路至第八輸入/輸出線路io<1:8>。第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8共同地接收狀態(tài)檢查命令sr_cmd，且準(zhǔn)備好執(zhí)行狀態(tài)檢查操作。接下來，存儲(chǔ)器控制器1200經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而輸出用于選擇第一存儲(chǔ)器組中所包括的第一存儲(chǔ)芯片nv1至第四存儲(chǔ)芯片nv4的第一存儲(chǔ)器組idgid<1>。第一存儲(chǔ)器組中包括的第一存儲(chǔ)芯片nv1至第四存儲(chǔ)芯片nv4通過第一存儲(chǔ)器組idgid<1>而被選中，而第二存儲(chǔ)器組中包括的第五存儲(chǔ)芯片nv5至第八存儲(chǔ)芯片nv8不被選中。

選中的第一存儲(chǔ)芯片至第四存儲(chǔ)芯片分別經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>之中的分配的輸入/輸出線路io<2>、io<4>、io<6>和io<8>而輸出就緒/繁忙信號(hào)r/b#<1>、r/b#<2>、r/b#<3>和r/b#<4>。在上述的圖9的實(shí)施例中，存儲(chǔ)芯片被設(shè)置為同時(shí)地輸出就緒/繁忙信號(hào)和通過/失敗信號(hào)，而在圖10的實(shí)施例中，存儲(chǔ)芯片可以被設(shè)置為響應(yīng)于狀態(tài)檢查命令而僅輸出就緒/繁忙信號(hào)，以及響應(yīng)于通過/失敗檢查命令而輸出通過/失敗信號(hào)。這可以通過改變存儲(chǔ)芯片中包括的控制電路130的設(shè)計(jì)來設(shè)置。

存儲(chǔ)器控制器1200經(jīng)由第一輸入/輸出線路至第八輸入/輸出線路io<1:8>而接收就緒/繁忙信號(hào)r/b#<1>、r/b#<2>、r/b#<3>和r/b#<4>，并判斷第一存儲(chǔ)器組中的那個(gè)存儲(chǔ)芯片可用。這里，在當(dāng)前被確定為可用的存儲(chǔ)芯片之中，它們中的一些也可以先前被確定為可用，而它們中的一些可以先前被確定為繁忙而當(dāng)前被確定為可用。當(dāng)選中的第一存儲(chǔ)器組中的全部存儲(chǔ)芯片處于繁忙狀態(tài)時(shí)，存儲(chǔ)器控制器1200可以結(jié)束狀態(tài)檢查操作而不進(jìn)行通過/失敗檢查操作。如果在選中的第一存儲(chǔ)器組中存在一個(gè)或更多個(gè)可用存儲(chǔ)芯片，則存儲(chǔ)器控制器1200經(jīng)由輸入/輸出線路io<1:8>而輸出通過/失敗檢查命令pf_cmd以執(zhí)行通過/失敗檢查操作。第一存儲(chǔ)器組中包括的第一存儲(chǔ)芯片nv1至第四存儲(chǔ)芯片nv4之中的可用存儲(chǔ)芯片響應(yīng)于通過/失敗檢查命令pf_cmd而輸出通過/失敗信號(hào)。在這種情況下，處于繁忙狀態(tài)的存儲(chǔ)芯片可以輸出失敗信號(hào)。

存儲(chǔ)器控制器1200儲(chǔ)存關(guān)于第一存儲(chǔ)器組中包括的第一存儲(chǔ)芯片nv1至第四存儲(chǔ)芯片nv4的通過/失敗信息，然后可以通過將組id從第一存儲(chǔ)器組idgid<1>改變?yōu)榈诙鎯?chǔ)器組idgid<2>來順序地執(zhí)行第二存儲(chǔ)器組中所包括的第五存儲(chǔ)芯片nv5至第八存儲(chǔ)芯片nv8的狀態(tài)檢查操作和通過/失敗檢查操作。

存儲(chǔ)器控制器1200可以根據(jù)關(guān)于第一存儲(chǔ)芯片nv1至第八存儲(chǔ)芯片nv8的通過/失敗信息來控制用于后續(xù)操作的存儲(chǔ)芯片。

如上所述，在沒有其上加載有用于判斷存儲(chǔ)芯片的狀態(tài)的就緒/繁忙信號(hào)r/b#的專用線路的情況下，可以采用輸入/輸出線路來降低存儲(chǔ)系統(tǒng)的通道面積。此外，可以同時(shí)地判斷多個(gè)存儲(chǔ)芯片的狀態(tài)，從而可以縮短存儲(chǔ)系統(tǒng)的輪詢(polling)操作時(shí)間。此外，參照?qǐng)D7至圖10而描述的實(shí)施例可以單獨(dú)來使用或者以其組合來使用。

圖11是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的包括存儲(chǔ)系統(tǒng)的計(jì)算系統(tǒng)的示意性配置的示圖。

參見圖11，根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)4000可以包括電耦接至總線的存儲(chǔ)器件1110、存儲(chǔ)器控制器1200、微處理器4100、用戶接口4200和調(diào)制解調(diào)器4400。此外，當(dāng)根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)系統(tǒng)4000是移動(dòng)設(shè)備時(shí)，存儲(chǔ)系統(tǒng)4000還可以包括用于供應(yīng)存儲(chǔ)系統(tǒng)4000的操作電壓的電池4300。雖然在圖11中未示出，但根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)4000還可以包括應(yīng)用芯片組、相機(jī)圖像處理器(cis)、移動(dòng)dram等。存儲(chǔ)器控制器1200和存儲(chǔ)器件1110可以配置固態(tài)驅(qū)動(dòng)器/盤。

根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)4000可以使用各種類型的封裝來安裝。例如，存儲(chǔ)系統(tǒng)4000可以使用諸如層疊封裝(pop)、球柵陣列(bga)、芯片級(jí)封裝(csp)、塑料引線芯片載體(plcc)、塑料雙列直插封裝(pdip)、華夫包式裸片、晶片形式裸片、板上芯片(cob)、陶瓷雙列直插封裝(cerdip)、塑料度量四方扁平封裝(mqfp)、薄型四方扁平封裝(tqfp)、小外形集成電路(soic)、收縮型小外形封裝(ssop)、薄型小外形封裝(tsop)、系統(tǒng)級(jí)封裝(sip)、多芯片封裝(mcp)、晶片級(jí)制造封裝(wfp)、晶片級(jí)處理層疊封裝(wsp)等的封裝來安裝。

本技術(shù)可以降低耦接在存儲(chǔ)器控制器與存儲(chǔ)芯片之間的通道的大小，以及縮短了解存儲(chǔ)芯片的狀態(tài)的狀態(tài)檢查操作時(shí)間。結(jié)果，可以降低存儲(chǔ)系統(tǒng)的大小并增大其操作速度。

本文中已經(jīng)公開了示例性實(shí)施例，雖然采用了特定的術(shù)語(yǔ)，但它們僅以一般意義和說明的意義來使用和解釋，而非用于限制的目的。在一些情況下，自提交本申請(qǐng)時(shí)對(duì)本領(lǐng)域技術(shù)人員將明顯的是，除非另外具體指出，否則關(guān)聯(lián)特定實(shí)施例而描述的特征、特性和/或元件可以單獨(dú)地使用或者結(jié)合關(guān)聯(lián)其他實(shí)施例而描述的特征、特性和/或元件來使用。相應(yīng)地，本領(lǐng)域技術(shù)人員將理解的是，在不脫離所附權(quán)利要求所闡述的本發(fā)明的精神和范圍的情況下，可以在形式上和細(xì)節(jié)上作出各種改變。