基于fpga的實(shí)時(shí)頻譜分析系統(tǒng)的制作方法
【專利摘要】本發(fā)明屬于信號(hào)測(cè)試測(cè)量領(lǐng)域，尤其涉及一種基于FPGA的實(shí)時(shí)頻譜分析系統(tǒng)。本發(fā)明的基于FPGA的實(shí)時(shí)頻譜分析系統(tǒng)，包括衰減器、低通濾波器、混頻器、中頻濾波器、模數(shù)轉(zhuǎn)換模塊、數(shù)據(jù)處理及交換系統(tǒng)、可變本振發(fā)生器，衰減器通過(guò)低通濾波器連接混頻器，混頻器依次通過(guò)中頻濾波器、模數(shù)轉(zhuǎn)換模塊與數(shù)據(jù)處理及交換系統(tǒng)連接，數(shù)據(jù)處理及交換系統(tǒng)通過(guò)可變本振發(fā)生器反饋回混頻器。本設(shè)計(jì)利用FPGA的完全并行結(jié)構(gòu)實(shí)現(xiàn)FFT，解決了實(shí)時(shí)系統(tǒng)的主要矛盾，這種實(shí)現(xiàn)頻譜分析的方法可以得到比模擬實(shí)現(xiàn)更高的頻率分辨率。
【專利說(shuō)明】基于FPGA的實(shí)時(shí)頻譜分析系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于信號(hào)測(cè)試測(cè)量領(lǐng)域，尤其涉及一種基于FPGA的實(shí)時(shí)頻譜分析系統(tǒng)。
【背景技術(shù)】[0002]頻譜分析作為近代的信號(hào)分析方法，是電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗(yàn)的重要工具，而高分辨率、寬頻帶數(shù)字頻譜分析方法的研究一直是該領(lǐng)域的熱點(diǎn).目前數(shù)字頻譜分析在實(shí)現(xiàn)方式上主要有:基于計(jì)算機(jī)處理的準(zhǔn)實(shí)時(shí)頻譜分析(或稱為軟件頻譜分析)、基于通用DSP處理器(比如TI或AD公司器件)的實(shí)時(shí)頻譜分析。前者由于采用軟件處理，故實(shí)時(shí)性很差(數(shù)據(jù)先采樣、存儲(chǔ)后處理)，且系統(tǒng)成本很高.對(duì)于通用DSP處理器實(shí)現(xiàn)的分析系統(tǒng)，在實(shí)時(shí)性上雖遠(yuǎn)遠(yuǎn)高于前者，其乘加運(yùn)算采用硬件實(shí)現(xiàn)，且系統(tǒng)采用流水線方式，但數(shù)據(jù)本身的組織及處理過(guò)程(順序工作方式)使其在高速場(chǎng)合往往需多片并行應(yīng)用，這樣系統(tǒng)的設(shè)計(jì)和編程難度較大，且成本較高。
【發(fā)明內(nèi)容】
[0003]本發(fā)明的技術(shù)效果能夠克服上述缺陷，提供一種基于FPGA的實(shí)時(shí)頻譜分析系統(tǒng)，其實(shí)現(xiàn)頻譜分析的方法可以得到比模擬實(shí)現(xiàn)更高的頻率分辨率。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:其包括衰減器、低通濾波器、混頻器、中頻濾波器、模數(shù)轉(zhuǎn)換模塊、數(shù)據(jù)處理及交換系統(tǒng)、可變本振發(fā)生器，衰減器通過(guò)低通濾波器連接混頻器，混頻器依次通過(guò)中頻濾波器、模數(shù)轉(zhuǎn)換模塊與數(shù)據(jù)處理及交換系統(tǒng)連接，數(shù)據(jù)處理及交換系統(tǒng)通過(guò)可變本振發(fā)生器反饋回混頻器。
[0005]要實(shí)現(xiàn)系統(tǒng)高的實(shí)時(shí)性，除了提高FFT運(yùn)算的速度外，系統(tǒng)的數(shù)據(jù)流組織方實(shí)現(xiàn)，數(shù)據(jù)傳輸方式充分考慮處理器的特點(diǎn)，在各個(gè)環(huán)節(jié)上都以低耗時(shí)為設(shè)計(jì)目標(biāo)。為保證ADC輸入動(dòng)態(tài)范圍的要求和對(duì)特定干擾的抑制，信號(hào)首先進(jìn)行預(yù)處理.根據(jù)采樣定理，輸入ADC的信號(hào)必須小于采樣頻率的I / 2.ADC是完成從模擬到數(shù)字的關(guān)鍵環(huán)節(jié)，它的精度和速度直接決定了頻譜分析儀的性能，所以ADC應(yīng)盡量選用精度和速度都比較高的芯片.PSD運(yùn)算網(wǎng)模塊主要由FFT實(shí)現(xiàn)、功率譜計(jì)算兩部分組成，它們的速度直接由算法和乘加運(yùn)算決定.為了實(shí)現(xiàn)高的實(shí)時(shí)性，兩部分全部采用硬件來(lái)完成.經(jīng)PSD運(yùn)算后的數(shù)據(jù)，在NIOS中加以存儲(chǔ)并顯示。為了控制及協(xié)調(diào)整個(gè)系統(tǒng)的數(shù)據(jù)傳輸以及必要的數(shù)據(jù)處理，并且為每個(gè)部分電路提供工作時(shí)鐘，通過(guò)使用Cyc lone II中的硬件PLL提供基時(shí)鐘，然后用計(jì)數(shù)器對(duì)基時(shí)鐘進(jìn)行分頻得到各環(huán)節(jié)所需要的時(shí)鐘。
[0006]FFT并行結(jié)構(gòu)對(duì)于一個(gè)N點(diǎn)的序列X (η)，其離散傅立葉變換可表示為:
【權(quán)利要求】
1.一種基于FPGA的實(shí)時(shí)頻譜分析系統(tǒng)，其特征在于，包括衰減器、低通濾波器、混頻器、中頻濾波器、模數(shù)轉(zhuǎn)換模塊、數(shù)據(jù)處理及交換系統(tǒng)、可變本振發(fā)生器，衰減器通過(guò)低通濾波器連接混頻器，混頻器依次通過(guò)中頻濾波器、模數(shù)轉(zhuǎn)換模塊與數(shù)據(jù)處理及交換系統(tǒng)連接，數(shù)據(jù)處理及交換系統(tǒng)通過(guò)可變本振發(fā)生器反饋回混頻器。
2.根據(jù)權(quán)利要求1所述的基于FPGA的實(shí)時(shí)頻譜分析系統(tǒng)，其特征在于，所述的衰減器，其衰減值是步進(jìn)的，完成儀表內(nèi)部的協(xié)調(diào)，保證信號(hào)在輸入混頻器時(shí)處在合適的電平上，防止發(fā)生過(guò)載、增益和失真。
3.根據(jù)權(quán)利要求1所述的基于FPGA的實(shí)時(shí)頻譜分析系統(tǒng)，其特征在于，所述的低通濾波器，其阻止高頻信號(hào)到達(dá)混頻器，防止帶外信號(hào)與本振相混頻在中頻模塊產(chǎn)生多余的頻率響應(yīng)。
4.根據(jù)權(quán)利要求1所述的基于FPGA的實(shí)時(shí)頻譜分析系統(tǒng)，其特征在于，所述的混頻器，其混頻前將系統(tǒng)頻率調(diào)諧至要求的頻率范圍，產(chǎn)生中頻信號(hào)。
5.根據(jù)權(quán)利要求1所述的基于FPGA的實(shí)時(shí)頻譜分析系統(tǒng)，其特征在于，所述的中頻濾波器，其過(guò)濾掉中間頻段的信號(hào)，保留大幅度的信號(hào)。
6.根據(jù)權(quán)利要求1所述的基于FPGA的實(shí)時(shí)頻譜分析系統(tǒng)，其特征在于，所述的數(shù)據(jù)處理及交換系統(tǒng)，其采用數(shù)字顯示，確定對(duì)每個(gè)顯示數(shù)據(jù)點(diǎn)用對(duì)應(yīng)的值來(lái)代表，無(wú)論顯示器上使用多少個(gè)數(shù)據(jù)點(diǎn)，每個(gè)數(shù)據(jù)點(diǎn)必須能代表某個(gè)頻率范圍或某段時(shí)間間隔內(nèi)出現(xiàn)的信號(hào)。
【文檔編號(hào)】G01R23/165GK103809024SQ201210447761
【公開日】2014年5月21日 申請(qǐng)日期:2012年11月9日 優(yōu)先權(quán)日:2012年11月9日
【發(fā)明者】竇俊, 呂華平 申請(qǐng)人:江蘇綠揚(yáng)電子儀器集團(tuán)有限公司