集成電路結(jié)構(gòu)及其形成方法與流程

本發(fā)明的實施例總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及集成電路結(jié)構(gòu)及其形成方法。

背景技術(shù)：

在集成電路的封裝中，可以將多個器件管芯接合在中介晶圓上，中介晶圓包括位于其中的多個中介層。在接合器件管芯之后，將底部填充物分布到器件管芯與中介晶圓之間的間隙內(nèi)。然后，可以實施固化工藝以固化底部填充物?？梢允┘幽Ｋ芰弦悦芊庠谄渲械钠骷苄?。然后，將產(chǎn)生的中介晶圓與其上的頂部管芯鋸切分割為多個封裝件，這些封裝件包括諸如焊球的露出的電連接件。之后，封裝件接合至封裝襯底或印刷電路板。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的一個方面，提供了一種形成集成電路結(jié)構(gòu)的方法，包括：使用第一光刻掩模，對光刻膠執(zhí)行第一光照射，其中，所述第一光刻掩模覆蓋所述光刻膠的第一部分，并且所述光刻膠的所述第一部分包括在所述第一光照射中曝光的第一帶狀部分；使用第二光刻掩模，對所述光刻膠執(zhí)行第二光照射，其中，所述第二光刻掩模覆蓋所述光刻膠的第二部分，并且所述光刻膠的所述第二部分包括在所述第二光照射中曝光的第二帶狀部分，并且所述第一帶狀部分和所述第二帶狀部分具有雙次曝光的重疊部分；使光刻膠顯影以除去所述第一帶狀部分和所述第二帶狀部分；蝕刻位于所述光刻膠下方的介電層，以形成溝槽；以及用導(dǎo)電部件填充所述溝槽。

根據(jù)本發(fā)明的另一方面，提供了一種形成集成電路結(jié)構(gòu)的方法，包括：形成包括第一區(qū)域、第二區(qū)域和第三區(qū)域的介電層，所述第三區(qū)域接合且在所述第一區(qū)域和所述第二區(qū)域之間；在所述介電層上方形成光刻膠，所述光刻膠包括分別覆蓋所述介電層的所述第一區(qū)域、所述第二區(qū)域以及所述第三區(qū)域的第一部分、第二部分以及第三部分；對所述光刻膠的所述第一部分和所述第三部分執(zhí)行第一光照射，而所述光刻膠的所述第二部分不曝光；對所述光刻膠的所述第二部分和所述第三部分執(zhí)行第二光照射，而所述光刻膠的第一部分不曝光；使所述光刻膠顯影以形成圖案化的光刻膠；將圖案化的所述光刻膠用作蝕刻掩模，蝕刻所述介電層，其中，溝槽形成為連續(xù)地延伸到所述介電層的所述第一區(qū)域，所述第二區(qū)域以及所述第三區(qū)域中；用導(dǎo)電材料填充所述溝槽以形成導(dǎo)電部件。

根據(jù)本發(fā)明的又一方面，提供了一種集成電路結(jié)構(gòu)，包括：管芯包括：襯底；導(dǎo)電部件，位于所述襯底的上方且在所述管芯的表面處；和導(dǎo)線，電連接至所述導(dǎo)電部件，其中，所述導(dǎo)線包括：第一區(qū)域中的第一部分，其中，所述導(dǎo)電部件在所述第一區(qū)域中；第二區(qū)域中的第二部分；和第三區(qū)域中的第三部分，其中，所述第三區(qū)域在所述第一區(qū)域和所述第二區(qū)域之間，并且所述第三部分的寬度比所述第一部分和所述第二部分的寬度都大。

附圖說明

在閱讀附圖時，本發(fā)明的各個方面可從下列詳細(xì)描述獲得最深入理解。應(yīng)當(dāng)注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各個部件并非按比例繪制。事實上，為了清楚討論，各個部件的尺寸可以任意增大或減小。

圖1至圖19示出了根據(jù)一些實施例的通過縫合形成芯片的中間階段的截面圖和頂視圖。

圖20至圖21示出了根據(jù)一些實施例的通過縫合形成大芯片。

圖22示出了根據(jù)一些實施例的通過縫合形成大芯片的工藝流程圖。

圖23示出了根據(jù)一些實施例的襯底上的晶圓上的芯片(cowos)結(jié)構(gòu)的截面圖。

具體實施方式

下列公開提供了用于實現(xiàn)本發(fā)明的不同特征的多種不同實施例或?qū)嵗?。下面將描述元件和布置的特定實例以簡化本發(fā)明。當(dāng)然這些僅僅是實例并不旨在限定本發(fā)明。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接觸方式形成的實施例，也可以包括額外的部件可以形成在第一和第二部件之間，使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可以在各實施例中重復(fù)參考標(biāo)號和/或字符。這種重復(fù)僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關(guān)系。

此外，在此可使用諸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”等的空間關(guān)系術(shù)語，以容易的描述如圖中所示的一個元件或部件與另一元件(多個元件)或部件(多個部件)的關(guān)系。空間相對術(shù)語旨在包括除了附圖中所示的方位之外，在使用中或操作中的器件的不同方位。裝置可以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，本文使用的空間相對描述符可同樣地作相應(yīng)解釋。

根據(jù)各個示例性實施例，提供了一種晶圓中的大芯片及其通過縫合形成方法。示出了形成芯片的中間階段。討論了一些實施例的一些變化。貫穿各個視圖和說明性實施例，相同的參考標(biāo)號用于指代相同的元件。

圖1至圖19示出了根據(jù)一些實施例的形成大芯片的各中間階段的截面圖和頂視圖。圖22示出的工藝流程也示意性地示出了圖1至圖19中示出的步驟。在隨后的討論中，參照圖22中的工藝步驟討論圖1至圖19中示出的工藝步驟。

圖1示出了晶圓2的截面圖。根據(jù)本發(fā)明的一些實施例，晶圓2是器件晶圓，該晶圓包括形成在半導(dǎo)體襯底20頂面上的集成電路器件22。示例性的集成電路器件22包括互補金屬氧化物半導(dǎo)體(cmos)晶體管、電阻器、電容器、二極管等。在此未示出集成電路器件22的細(xì)節(jié)。根據(jù)本發(fā)明的可選性實施例，晶圓2是中介晶圓，該晶圓不包括諸如晶體管、二極管的有源器件，但可以包括或者不包括無源器件。中介晶圓包括多個中介層，這些中介層包括在中介層相對兩側(cè)上的導(dǎo)電部件(例如金屬焊盤)。導(dǎo)電跡線和通孔形成在中介層中，以使位于中介層相對兩側(cè)上的導(dǎo)電部件電互連。

根據(jù)本發(fā)明的一些實施例，示例性晶圓2包括襯底20。襯底20可以是半導(dǎo)體硅襯底或介電質(zhì)襯底。當(dāng)襯底是半導(dǎo)體襯底時，襯底20可以由晶體硅、晶體鍺、硅鍺和/或iii-v族化合物半導(dǎo)體(例如gaas、alinas、algaas、gainas、gainp、gainasp等)形成。半導(dǎo)體襯底20還可以是塊狀硅襯底或絕緣體上硅(soi)襯底。淺溝槽隔離(sti)區(qū)域(未示出)可形成在半導(dǎo)體襯底20中，以隔離半導(dǎo)體體襯底20中的有源區(qū)域。當(dāng)襯底是介電質(zhì)襯底時，襯底20可由氧化硅、碳化硅、氮化硅等形成。通孔21可形成為延伸進(jìn)入半導(dǎo)體襯底20中，其中，通孔21用于電互連晶圓2相對兩側(cè)上的部件。通孔21可通過隔離層23與襯底20絕緣。

晶圓2包括區(qū)域100和區(qū)域200，它們可選地被分別稱為第一掩模板區(qū)(fieldregion)和第二掩模板區(qū)。區(qū)域100和200具有重疊區(qū)域300，因為從區(qū)域100延伸至區(qū)域200的金屬部件在區(qū)域300被縫合(stitch)，所以該重疊區(qū)域也被稱為縫合區(qū)。縫合區(qū)300是可以具有均勻?qū)挾鹊膸Р?。此外，區(qū)域100和200可以具有基本相同的尺寸，盡管它們的尺寸可以互相不同。晶圓2可包括與該對區(qū)域(即，區(qū)域100和區(qū)域200)相同的多對區(qū)域，其中多對區(qū)域形成陣列。每對區(qū)域(即，區(qū)域100和區(qū)域200)用于形成如圖19所示的大芯片。

層間介電層(ild)24形成在半導(dǎo)體襯底20上方并且填充集成電路器件22(如果有的話)中的各晶體管(未示出)的柵疊件之間的間隔。根據(jù)一些示例性實施例，ild24包括磷硅酸鹽玻璃(psg)、硼硅酸鹽玻璃(bsg)、硼摻雜的磷硅酸鹽玻璃(bpsg)、氟摻雜的硅酸鹽玻璃(fsg)、正硅酸乙酯(teos)等。ild24可以使用旋涂、可流動化學(xué)汽相沉積(fcvd)等形成。根據(jù)本發(fā)明的一些實施例，使用諸如等離子體增強化學(xué)汽相沉積(pecvd)、低壓化學(xué)汽相沉積(lpcvd)等的沉積方法形成ild24。根據(jù)一些實施例，通孔21可也延伸入ild24。

蝕刻停止層(未示出)可形成在ild24和集成電路器件22(如果有的話)上方，并且與它們接觸。蝕刻停止層可由碳化硅、氮化硅、氮氧化硅、碳氮化硅等形成。蝕刻停止層由相對于上方的介電層30具有高蝕刻選擇性的材料形成，因此蝕刻停止層可以用于停止對介電層30的蝕刻。

根據(jù)晶圓2是中介晶圓的一些實施例，可以不形成集成電路器件22和ild24。

圖1中還進(jìn)一步示出了介電層30，其在下文中可選地稱為金屬間介電(imd)層30。根據(jù)本發(fā)明的一些實施例，imd層30由介電常數(shù)(k值)低于約3.0、低于約2.5或甚至更低的低k介電材料形成。imd層30可以由blackdiamond(應(yīng)用材料公司的注冊商標(biāo))、含碳的低k介電材料、氫倍半硅氧烷(hsq)、甲基倍半硅氧烷(msq)等形成。根據(jù)本發(fā)明的一些實施例，形成imd層30包括沉積含致孔劑的介電材料，之后執(zhí)行固化工藝以驅(qū)除致孔劑，因此剩余的imd層30是多孔的。

根據(jù)可選實施例，imd層30由諸如氧化硅、氮化硅、碳化硅、氮氧化硅等非低k介電材料形成。

圖2a至圖4示出單鑲嵌工藝。參照圖2，光刻膠32施加在imd層30上方。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟402。之后，光刻掩模34直接設(shè)置包括縫合區(qū)300的區(qū)域100的上方。受限于掩模板的最大尺寸，光刻掩模34不是大到足以覆蓋區(qū)域100和200(包括區(qū)域300)。相反，光刻掩模34用于暴露光刻膠32在區(qū)域100中而不是區(qū)域200中的部分。然后進(jìn)行光照射，以曝光光刻膠32的部分32a，而部分32b不曝光。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟404。

圖2b示出圖2a中的光刻膠32在光照射后的示意性頂視圖。一些示例性的曝光區(qū)域32a示意性地示出，其中，曝光區(qū)域在區(qū)域100中。曝光部分32a還包括部分32a1和部分32a2，其中部分32a1鄰近所形成的芯片/管芯4(圖19所示)的邊緣，并且限定用于形成密封環(huán)84的圖案。部分32a2表示用于形成在后續(xù)步驟中的金屬線的部分。

參照圖3a，光刻掩模40直接設(shè)置在包括縫合區(qū)300的區(qū)域200的上方。受限于掩模板的最大尺寸，光刻掩模40不是大到足以覆蓋區(qū)域100和200，并且用于曝光光刻膠32在區(qū)域200中而不是在區(qū)域100中的部分。然后進(jìn)行光照射，以曝光光刻膠32的部分32c，但不曝光部分32b。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟406。曝光部分32c的一些與曝光部分32a的一部分重疊，曝光部分32a已經(jīng)在圖2a所示的步驟中被曝光。部分32a和32c的重疊部分在下文中被稱為雙次曝光部分32d。雙次曝光部分32d在縫合區(qū)300中。

圖3b示出圖3a中的光刻膠32在光照射后的示意性頂視圖。一些示例性的曝光區(qū)域32c示意性地示出，其中，曝光區(qū)域在區(qū)域200和區(qū)域300中。曝光部分32c還包括部分32c1和部分32c2，其中，部分32c1鄰近于形成的芯片4(圖19所示)的邊緣，并且限定用于形成密封環(huán)84的圖案。部分32c2表示用于形成在后續(xù)步驟中的金屬線的部分。雙次曝光部分32d還包括部分32d1和32d2。通過使用不同光刻掩模的兩次光照射，部件32a、32b和32c的組合可延伸超過單個掩模板區(qū)。連接(joining)區(qū)域100和200中圖案被稱為縫合。

雙次曝光部分32d是被光照射了兩次。因此，雙次曝光部分32d的寬度w1可大于部分32a和32c的寬度w2。例如，虛線42示意性地示出了該雙次曝光部分32d，雙次曝光部分比曝光一次的部分更寬。此外，如果一個或兩個光刻掩模34(圖2a所示)和40(圖3a所示)沒有準(zhǔn)確對準(zhǔn)，部分32a2和32c2可以不對準(zhǔn)在一條直線上，并且可以偏移(但互相平行)或傾斜(連接且不平行)，即使部分32a2和32c2在光刻掩模中被定義為具有均勻?qū)挾鹊倪B續(xù)直條。同樣地，部分32a1和32c1可以不對準(zhǔn)在一條直線上。

接下來，執(zhí)行光刻膠顯影，去除曝光部分32a和32c(包括雙次曝光區(qū)域32d)，保留未曝光部分32b。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟408。圖4示出了生成的結(jié)構(gòu)。之后，光刻膠32用作蝕刻掩模以蝕刻下方的imd層30，產(chǎn)生在imd層30中的溝槽44。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟410。如果在ild層24上方有蝕刻停止層，蝕刻停止層也被蝕刻穿透。根據(jù)一些實施例，通孔21暴露于溝槽44。然后去除光刻膠32。

參照圖5，在imd層30中形成導(dǎo)線46。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟412。根據(jù)一些實施例，金屬線46包括擴散阻擋層48和位于擴散阻擋層48上方的含銅材料50。擴散阻擋層48可以包括鈦、氮化鈦、鉭、氮化鉭等。擴散阻擋層48具有防止含銅材料50中的銅擴散到imd層30中內(nèi)的功能。導(dǎo)線46在下文中稱為金屬線46。金屬線46的形成可包括形成毯式擴散阻擋層48，沉積含銅材料50(例如，通過鍍)，然后通過諸如化學(xué)機械拋光(cmp)執(zhí)行平坦化，以去除阻擋層48和含銅材料50的多余部分。

圖6示出了在imd層30和金屬線46的上方形成蝕刻停止層的(esl)52，并在esl52上方形成低k介電層54。esl52可由氮化物、硅-碳基材料、摻碳氧化物和/或它們的組合形成。形成方法包括等離子體增強化學(xué)氣相沉積(pecvd)或其它方法，諸如高密度等離子體cvd(hdpcvd)、原子層沉積(ald)等。根據(jù)一些實施例，介電層52是擴散阻擋層，用于防止不希望的元素(如銅)擴散到后續(xù)形成的低k介電層中。介電層52還可同時充當(dāng)蝕刻停止層和擴散阻擋層。

圖6還示出形成可以是低k介電層或非低k介電層的介電層54。低k介電層54可具有的k值小于約3.5，或小于約2.5。包括在低k介電層54中的材料可包括含碳材料、有機硅酸鹽玻璃、含致孔劑的材料和/或其它們的組合。低k介電層54可以利用pecvd來沉積，也可用其他常用的沉積方法，如lpcvd、ald和旋涂。

圖7至圖13示出了使用雙鑲嵌工藝形成金屬線和通孔，其中，相應(yīng)的各處理步驟也可被表示為在圖22所示的工藝流程的步驟402到412。根據(jù)一些示例性實施例，圖7至圖11示出了形成通孔開口和溝槽?？梢岳斫?，先形成通孔的方法被用作實例以說明通孔開口和溝槽如何形成，也可用其他方法，如后形成通孔、金屬硬掩模方法等，本發(fā)明中的“縫合”的概念也可應(yīng)用于其他方法中。

首先，參考圖7，形成通孔開口56?？墒褂萌鐖D2a至圖4公開的雙次曝光方法實現(xiàn)該形成，其中，在這里不重復(fù)細(xì)節(jié)?？梢岳斫?，通孔開口56可包括用于形成實現(xiàn)電連接目的通孔的通孔開口，以及用于形成密封環(huán)的開口。用于電連接目的開口形成在區(qū)域100和200的部分中，而沒有形成在縫合區(qū)300中。

另一方面，用于形成密封環(huán)的通孔開口延伸進(jìn)入到縫合300(以及區(qū)域100和200的其他部分)，以確保所產(chǎn)生的密封環(huán)延伸至所有的低k介電層中，并且形成無縫金屬環(huán)。

接下來，參照圖8a，在imd層54上方施加光刻膠60。之后，光刻掩模62直接設(shè)置在區(qū)域100(包括縫合區(qū)300)的上方。光刻掩模62用于曝光光刻膠60在區(qū)域100和300中的而不是區(qū)域200中的部分。然后進(jìn)行光照射，以曝光光刻膠60的部分60a，而不曝光部分60b。

圖8b示出圖8a中的光刻膠60在光照射后的示意性頂視圖。曝光部分60a還包括部分60a1和部分60a2，其中部分60a1限定用于形成圖19中的密封環(huán)84的圖案。部分60a2表示用于形成在后續(xù)步驟中的金屬線的部分。

參照圖9a，光刻掩模64直接設(shè)置在區(qū)域200(包括縫合區(qū)300)的上方。光刻掩模64用于曝光光刻膠60在區(qū)域200中(包括縫合區(qū)300)而不是在區(qū)域100中的部分。然后進(jìn)行光照射，以曝光光刻膠60的部分60c，而不曝光部分60b。曝光部分60c的一些與曝光部分60a的一部分重疊，曝光部分60a已經(jīng)在圖8a所示的步驟中被曝光。部分60a和60c的重疊部分在下文中被稱為雙次曝光部分60d。雙次曝光部分32d在縫合區(qū)300中。

圖9b示出圖9a中的光刻膠60在光照射后的示意性頂視圖。曝光部分60c還包括部分60c1和部分60c2，其中部分60c1限定了用于形成圖19中的密封環(huán)84的圖案。部分60c2表示用于形成在后續(xù)步驟中的金屬線的部分。雙次曝光部分60d還包括部分60d1，部分60d1用于限定用于形成密封環(huán)的圖案。

再次，雙次曝光部分60d是光照射了兩次。因此，雙次曝光部分60d的寬度w3可大于部分60a和60c的寬度w4。例如，虛線66示意性地示出了雙次曝光部分60d可比曝光一次的部分更寬。同樣地，如果一個或兩個光刻掩模62(圖8a所示)和64(圖9a所示)沒有準(zhǔn)確對準(zhǔn)，部分60a2和60c2可以沒有對準(zhǔn)在一條直線上，并且可以偏移或傾斜，即使部分60a2和60c2在光刻掩模中被限定為具有均勻?qū)挾鹊倪B續(xù)直條。部分60a1和60c1的連接部分可以沒有對準(zhǔn)在一條直線上，并且可以偏移或傾斜。

接下來，執(zhí)行光刻膠顯影，去除曝光部分60a和60c，以及雙次曝光區(qū)域60d，而保留未曝光部分60b。圖10示出了生成的結(jié)構(gòu)。在圖11示出的隨后的步驟中，光刻膠60用作蝕刻掩模以蝕刻下方的imd層54，產(chǎn)生在imd層54中的溝槽68。如圖12所示，之后去除光刻膠60。

參照圖13，在imd層54中形成導(dǎo)線70和通孔72。根據(jù)一些實施例，金屬線70和通孔72包括擴散阻擋層74和位于擴散阻擋層74上方的含銅材料76。擴散阻擋層74可以包括鈦、氮化鈦、鉭、氮化鉭等。導(dǎo)線70在下文中稱為金屬線70。金屬線70和通孔72的形成包括形成毯式擴散阻擋層74，形成含銅材料76(例如，通過鍍)，然后通過執(zhí)行諸如cmp的平坦化工藝，以去除阻擋層74和含銅材料76的多余部分。

圖14示出了形成附加的imd層、金屬線和在imd層54上方的通孔。例如，示出了頂部金屬層和相應(yīng)的下方通孔。頂部金屬層包括形成在imd層82中金屬線78和通孔80。金屬線78、通孔80和imd層82的形成工藝和材料，分別類似于金屬線70、通孔72和imd層54的形成，因此在此不再重復(fù)。在imd層54和imd層82之間可以有多個金屬層。

密封環(huán)84由金屬線和通孔形成，該通孔延伸穿過包括imd層30和82的介電層以及其間的所有層。因此，密封環(huán)84形成一個完整的金屬環(huán)?；蛘哒f，密封環(huán)84包括在每個金屬線層和每個通孔層中的部分，每一部分構(gòu)成完整的環(huán)。因此，密封環(huán)84延伸穿過所有的低k介電層，并且可以防止水分滲透到低k介電層的被密封環(huán)84包圍的部分內(nèi)。

如圖15所示，在互連結(jié)構(gòu)16上方形成鈍化層86。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟414。鈍化層86具有的k值大于3.8，并且使用非低k介電材料形成。根據(jù)本發(fā)明的一些實施例，鈍化層86是包括氧化硅層(未示出)和在氧化硅層上方的氮化硅層(未示出)的復(fù)合層。鈍化層86也可由其他非多孔介電材料(例如未摻雜的硅酸鹽玻璃(usg)、氮氧化硅等)形成。

圖案化鈍化層86，并且形成焊盤88以穿透鈍化層86來連接金屬線78。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟414。雖然可以使用其他金屬材料，但是金屬焊盤88可以是鋁焊盤或鋁-銅焊盤，因此在下文可選地稱為鋁焊盤88。例如，金屬焊盤88可以具有在約99.5％和約99.9％之間的鋁(原子)百分比，以及在約0.1％和約0.5％之間的銅百分比。

圖16示出了形成鈍化層90和導(dǎo)電柱92。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟416。鈍化層90可由與鈍化層86相類似的材料形成。鈍化層90的一些部分覆蓋金屬焊盤88的邊緣部分，并且金屬焊盤88的中心部分通過鈍化層86中的開口露出。形成導(dǎo)電柱92以延伸進(jìn)入到鈍化層86中的開口，并且電連接至金屬焊盤88。

圖17至圖19示出了對晶圓2的背面執(zhí)行背面工藝。參考圖17，對晶圓2執(zhí)行背面研磨，以暴露通孔21，其中，通過研磨去除襯底20在通孔21底面下方的部分。接下來，如圖18所示，形成再分布線(rdl)94，其中rdl94可由銅、鋁、鎳等形成。rdl94電連接至通孔21和上方覆的金屬線46。形成rdl94也可以采用圖2a至至圖4公開的縫合技術(shù)。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟418。根據(jù)一些實施例，形成rdl94包括形成毯式晶種層(如鈦層和鈦層上的銅層)，形成圖案化的光刻膠(未示出)，并且在圖案化的光刻膠的開口中鍍rdl94。光刻膠可使用雙次曝光來曝光，使得rdl94可從區(qū)域100延伸至區(qū)域200。

圖19示出了形成電連接器98，該電連接器可以是焊料區(qū)域、金屬焊盤、金屬柱等。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟420。相應(yīng)的步驟在圖22所示的工藝流程中表示為步驟422。根據(jù)一些實施例，執(zhí)行襯底上的晶圓上的芯片(chip-on-wafer-on-substrate，cowos)工藝。在示例性cowos工藝中，多個相同的器件管芯(未示出)接合至晶圓2的金屬柱92，每個器件管芯接合至芯片4中的一個。然后晶圓2被鋸切分割成多個芯片4，其中在劃線6上執(zhí)行鋸切，每個芯片4具有一個接合在其上的器件管芯(未示出)。之后，所產(chǎn)生的單個芯片4可以接合至封裝襯底(未示出)，以形成cowos封裝件。

圖20至21示意性示出了根據(jù)一些示例性實施例的芯片4中的一些部件的頂視圖。密封環(huán)84形成鄰近于所形成的芯片4的邊緣的完整的環(huán)。根據(jù)一些示例性實施例，芯片4具有的面積比示例性的掩模板的面積大，掩模板的面積可以是26毫米×33毫米。因此，當(dāng)使用26毫米×33毫米的掩模板時，所得芯片4可具有高達(dá)52毫米×33毫米的面積。密封環(huán)84包括在縫合區(qū)300的部分以及在剩余區(qū)域100和200中與縫合區(qū)300不重疊的附加部分。金屬線46，70和78也延伸到區(qū)域區(qū)300，并且進(jìn)一步延伸到區(qū)域100和200。因此，金屬線46，70和78和rdl94(圖18)用于互連使用不同的光刻掩模形成的金屬部件。

圖20示出了在縫合區(qū)300中加寬的金屬部件。根據(jù)一些實施例，由于雙次曝光，金屬線(例如金屬線78)在縫合區(qū)300中的部分的寬度w2'比同一金屬線在區(qū)域100和200中的部分的寬度w1'更大。根據(jù)一些示例性實施例，(w2-w1)的差可以大于約400nm，并且可以在約400nm和約12,000nm的范圍內(nèi)。密封環(huán)84也具有相同的特性。

圖21示出了使用兩個光刻掩模形成的部件的未對準(zhǔn)。例如，金屬線78可包括與縫合區(qū)300不重疊的區(qū)域100中的部分78a和與縫合區(qū)300不重疊的區(qū)域200中的部分78b，以及縫合區(qū)300中的部分78c。部分78a和78b沒有對準(zhǔn)至同一直線。此外，部分78c比部分78a和78b更寬。如果發(fā)生未對準(zhǔn)，密封環(huán)84可具有相同的特性。

圖23示出了根據(jù)一些實施例的襯底上的晶圓上的芯片(cowos)結(jié)構(gòu)的截面圖，該結(jié)構(gòu)包括通過倒裝芯片接合而接合至管芯4的管芯102。管芯102可是包括有源器件(例如，晶體管和/或二極管)的器件管芯。管芯4可以是在其中沒有有源器件的中介片。器件管芯102包括半導(dǎo)體襯底104和密封環(huán)106。根據(jù)一些實施例，使用縫合方法形成管芯4，因此，管芯4包括如圖20或21所示的縫合區(qū)300。形成器件管芯102沒有使用縫合。因此，密封環(huán)106的四邊的每一個可具有均勻?qū)挾?，并且沒有觀察到縫合區(qū)。器件管芯102可用封裝材料110封裝，封裝材料110可以是模塑料或模制底部填充物。中介片4進(jìn)一步形成在封裝襯底108上，封裝襯底108可以是層壓襯底或積層(built-up)襯底。焊料區(qū)112，114和116用于接合。

本發(fā)明的實施例具有一些有利特征。通過縫合，將由兩個光刻掩模限定的導(dǎo)電部件縫合起來，因此形成的芯片可比由掩模板限定的最大尺寸要大。

根據(jù)本發(fā)明的一些實施例，一種方法包括對光刻膠執(zhí)行第一光照射和第二光照射。使用第一光刻掩模，對光刻膠執(zhí)行第一光照射，其中，所述第一光刻掩模覆蓋所述光刻膠的第一部分。所述光刻膠的所述第一部分具有在所述第一光照射中曝光的第一帶狀部分。使用第二光刻掩模，對所述光刻膠執(zhí)行第二光照射，所述第二光刻掩模覆蓋所述光刻膠的第二部分。并且所述光刻膠的所述第二部分具有在所述第二光照射中曝光的第二帶狀部分。所述第一帶狀部分和所述第二帶狀部分具有雙次曝光的重疊部分。該方法還包括使光刻膠顯影以除去所述第一帶狀部分和所述第二帶狀部分，蝕刻位于所述光刻膠下方的介電層以形成溝槽，以及用導(dǎo)電部件填充所述溝槽。

在一些實施例中，當(dāng)所述光刻膠的所述第一部分在受到光照射時，所述光刻膠的所述第二部分的部分不受光照射，并且當(dāng)所述光刻膠的所述第二部分受到光照射時，所述光刻膠的所述第一部分的部分不受光照射。

在一些實施例中，所述導(dǎo)電部件包括用于電連接的金屬線。

在一些實施例中，所述導(dǎo)電部件包括完整金屬環(huán)，并且所述完整金屬環(huán)是密封環(huán)的部分。

在一些實施例中，所述介電層包括低k介電材料。

在一些實施例中，所述光刻膠的所述第一帶狀部分和所述第二帶狀部分基本上對準(zhǔn)在一直線上。

在一些實施例中，用所述導(dǎo)電部件填充所述溝槽，是雙鑲嵌工藝的部分。

在一些實施例中，用所述導(dǎo)電部件填充所述溝槽，是單鑲嵌工藝的部分。

根據(jù)本發(fā)明的一些實施例，一種方法包括形成包括第一區(qū)域、第二區(qū)域和第三區(qū)域的介電層，所述第三區(qū)域接合且在所述第一區(qū)域和所述第二區(qū)域之間；在所述介電層上方形成光刻膠，所述光刻膠包括第一部分、第二部分以及第三部分，分別覆蓋所述介電層的所述第一區(qū)域、所述第二區(qū)域以及所述第三區(qū)域。對所述光刻膠的所述第一部分和所述第三部分執(zhí)行第一光照射，而所述光刻膠的第二部分不曝光。對所述光刻膠的所述第二部分和所述第三部分執(zhí)行第二光照射，而所述光刻膠的第一部分不曝光。使所述光刻膠顯影以形成圖案化的光刻膠。使用圖案化的光刻膠作為蝕刻掩模，蝕刻所述介電層，并且溝槽被形成為連續(xù)地延伸到所述介電層的所述第一區(qū)域，所述第二區(qū)域以及所述第三區(qū)域中。用導(dǎo)電材料填充所述溝槽以形成導(dǎo)電部件。

在一些實施例中，在所述第一光照射中，所述光刻膠的第一帶狀部分被曝光為包括在所述光刻膠的所述第一部分中的第一子部分和所述光刻膠的所述第三部分的第三子部分，并且在所述第二光照射中，所述光刻膠的第二帶狀部分被曝光為包括所述光刻膠的所述第二部分的第二子部分所述光刻膠的所述第三部分的第三子部分。

在一些實施例中，所述第一子部分，所述第二子部分和所述第三子部分對準(zhǔn)在一直線上。

在一些實施例中，所述第三子部分比所述第一子部分和所述第二子部分都要寬。

在一些實施例中，所述第一子部分和所述第二子部分互相平行，并且沒有對準(zhǔn)在一直線上。

在一些實施例中，分別使用第一光刻掩模和第二光刻掩模，執(zhí)行所述第一光照射和所述第二光照射。

在一些實施例中，所述導(dǎo)電部件包括金屬線。

在一些實施例中，所述導(dǎo)電部件包括金屬線環(huán)，和位于所述金屬線環(huán)下方且連接于所述金屬線環(huán)的通孔環(huán)。

根據(jù)本發(fā)明的一些實施例，一種集成電路結(jié)構(gòu)包括管芯，管芯還包括：襯底；導(dǎo)電部件，在所述襯底上方且在所述管芯的表面處；以及導(dǎo)線，電連接至所述導(dǎo)電部件。所述導(dǎo)線包括：第一區(qū)域中的第一部分，其中，所述導(dǎo)電部件在所述所述第一區(qū)域中；第二區(qū)域中的第二部分；以及第三區(qū)域中的第三部分。所述第三區(qū)域在所述第一區(qū)域和所述第二區(qū)域之間。所述第三部分的寬度比所述第一部分和所述第二部分的寬度都要大。

在一些實施例中，所述第一部分和所述第二部分具有相同寬度。

在一些實施例中，所述第一區(qū)域、所述第二區(qū)域和所述第三區(qū)域中的每一個均是矩形區(qū)域，并且所述第三區(qū)域延伸至所述管芯的相對邊緣。

在一些實施例中，所述管芯還包括密封環(huán)，所述密封環(huán)的一側(cè)包括：所述第一區(qū)域的第四部分；所述第二區(qū)域的第五部分；以及所述第三區(qū)域的第六部分，其中，所述第六部分具有的附加寬度比所述密封環(huán)的所述第四部分和所述第五部分都寬。

上述內(nèi)容概括了幾個實施例的特征使得本領(lǐng)域技術(shù)人員可更好地理解本公開的各個方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達(dá)到與本文所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點的工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。