專利名稱：優(yōu)化硅基液晶微顯示像素單元面積的版圖結構的制作方法
技術領域：
本發(fā)明涉及硅基液晶(LCoS)，尤其涉及優(yōu)化硅基液晶微顯示像素單元面積的版圖結構。
背景技術：
LCoS是一種將CMOS集成電路技術和液晶顯示技術相結合的新型顯示技術。與穿透式液晶顯示(IXD)和數(shù)字光處理(DLP)相比，LCoS具有光利用效率高、體積小、開口率高、 制造成本低等特點。LCoS的解析度可以做得很高，能夠方便地應用在便攜型投影設備上。目前硅基液晶微顯示實現(xiàn)彩色顯示的主流方法是時序彩色法，主要是將一幀圖像分成紅、綠、藍三子幀，這會造成光源照明時間的減少，而場緩存像素電路能延長時序彩色法的光源照明時間。但由于場緩存像素電路需要增加對像素電容的放電路徑和充電路徑，因而會增加像素單元的面積和布線的復雜度，并且顯示分辨率越高對像素單元面積的要求越高，因此需要合理布局LCoS像素單元電路版圖。
發(fā)明內容
針對現(xiàn)有技術中存在的上述問題，本發(fā)明提供了優(yōu)化硅基液晶微顯示像素單元面積的版圖結構。本發(fā)明提供了優(yōu)化硅基液晶微顯示像素單元面積的版圖結構，像素單元包括第一晶體管、第二晶體管、第三晶體管、存儲電容和像素電容；所述第一晶體管、所述第二晶體管和所述第三晶體管位于像素單元的上部，存儲電容和像素電容位于像素單元的下部。在一個示例中，像素單元具有寫控制信號布線、上拉控制信號布線、讀控制信號布線、數(shù)據輸入信號布線、地信號布線、第一層金屬線、第二層金屬線和第三層金屬線；上拉控制信號布線、寫控制信號布線、讀控制信號布線以及地信號布線由上至下依次橫向布置， 寫控制信號布線、上拉控制信號布線、讀控制信號布線以及地信號布線由第二層金屬線形成；
數(shù)據輸入信號布線縱向布置，數(shù)據輸入信號布線由第三層金屬線形成。在一個示例中，像素電容和存儲電容橫向布置，像素電容和存儲電容具有公用端。在一個示例中，所述第一晶體管豎向布置，所述第一晶體管位于像素單元的右方且處于存儲電容的上方；所述第二晶體管豎向布置，所述第二晶體管位于所述第一晶體管的右方且處于存儲電容的上方；所述第三晶體管橫向布置所述第二晶體管的右方且處于像素電容的上方。在一個示例中，像素單元具有液晶電極信號布線；液晶電極信號布線位于像素電容兩端之間，并且通過第三層金屬連接到液晶電極。在一個示例中，上拉控制信號布線通過第一通孔與所述第二晶體管的漏極相連接；寫控制信號布線通過第一通孔、第一層金屬和接觸孔與所述第一晶體管的柵極相連接； 讀控制信號布線通過第一通孔連接到第一層金屬，并通過接觸孔與所述第三晶體管的柵極相連接；地信號布線位于液晶電極信號布線的下方，地信號布線通過第一通孔與存儲電容和像素電容的公共端相連接。在一個示例中，數(shù)據輸入信號布線布置在像素單元的最左方，數(shù)據輸入信號布線通過第二通孔、第二層金屬線和第一通孔與所述第一晶體管的源極相連接。在一個示例中，所述第一晶體管為PMOS晶體管，所述第二晶體管和所述第三晶體管均為NMOS晶體管。在一個示例中，若干像素單元組成像素單元陣列；所述像素單元陣列右側布置有像素單元充放電信號的反相器鏈，所述像素單元陣列與像素單元充放電信號的反相器鏈通過充放電路徑連接；像素單元充放電信號的反相器鏈右側布置有電源信號布線，像素單元充放電信號的反相器鏈左側布置有地信號布線。本發(fā)明提供的硅基液晶(LCoS)微顯示優(yōu)化像素單元面積的版圖布局，合理的布置像素單元內部電路各個晶體管的位置，并利用電容的連接關系，重復利用部分版圖，從而減小了版圖面積，實現(xiàn)了像素電路面積和信號線布線的優(yōu)化。
下面結合附圖來對本發(fā)明作進一步詳細說明，其中
圖1是硅基液晶(LCoS)微顯示優(yōu)化像素單元面積的版圖結構圖之一。圖2是硅基液晶(LCoS)微顯示優(yōu)化像素單元面積的版圖結構圖之二。圖3是4X4像素陣列與外圍充放電電路連接版圖結構圖。
具體實施例方式本發(fā)明提供了優(yōu)化硅基液晶(LCoS)微顯示像素單元面積的版圖結構，該版圖主要包括第一層金屬線METl、第二層金屬線MET2、第三層金屬線MET3、多晶硅POLYl、接觸孔CT、 第一通孔VI、第二通孔V2 ；所述的像素單元電路包括第一晶體管Ml、第二晶體管M2、第三晶體管M3、存儲電容Cl和像素電容C2。第一晶體管Ml的源極M1_S通過第一層金屬線METl和第一通孔Vl連接到第二層金屬線MET2，再通過第二通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3為數(shù)據輸入信號布線VDATA_MET3 ；第一晶體管Ml的柵極M1_G通過接觸孔 CT將第一層多晶硅POLYl連接到第一層金屬線METl，再通過第一通孔Vl將第一層金屬線 METl連接到第二層金屬線MET2，此第二層金屬線MET2為寫控制信號布線write_MET2 ’第一晶體管Ml的漏極M1_D通過第一層金屬線METl連接到存儲電容Cl的A端C1_A和通過接觸孔CT將第一層金屬線METl連接到第二晶體管M2的柵極M2_G ；存儲電容Cl的B端Cl_ B通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，此第二層金屬線MET2 為地信號布線GND_MET2。第二晶體管M2的漏極M2_D通過第一層金屬線METl和第一通孔Vl連接到第二層金屬線MET2，此第二層金屬線MET2為上拉控制信號布線pull_MET2 ；第二晶體管M2的源極 M2_S通過第一層金屬線METl連接到第三晶體管M3的漏極M3_D。第三晶體管M3的柵極M3_G通過接觸孔CT將第一層多晶硅POLYl連接到第一層金屬線METl，再通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，此第二層金屬線MET2為讀控制信號布線read_MET2 ；第三晶體管M3的源極M3_S通過第一層金屬線METl連接到像素電容C2的A端C2_A ；像素電容C2的B端C2_B通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，此第二層金屬線MET2為地信號布線_GND_MET2。液晶材料的一個電極信號線I通過第一層金屬線METl連接到第三晶體管M3的源極M3_S,并且電極通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2， 再通過第二通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3 最終引出作為LC液晶材料的陽極。第一晶體管Ml采用PMOS晶體管；第二晶體管M2、第三晶體管M3均采用NMOS晶體管。像素單元的面積大小為15微米X 15微米。為了配合行掃描電路，像素單元中的寫控制信號布線write_MET2、上拉控制信號布線pull_MET2以及讀控制信號布線read_MET2采用第二層金屬線MET2橫向布線；為了配合列掃描電路，像素單元的數(shù)據輸入信號線VDATA_MET3采用第三層金屬線MET3縱向布線； 地信號布線GND_MET2采用第二層金屬線MET2橫向布線。存儲電容Cl位于像素單元的左下方，橫向放置，其中存儲電容Cl的A端C1_A朝左放置，存儲電容Cl的B端C1_B朝右放置；像素電容C2位于像素單元的右下方，橫向放置，其中像素電容C2的A端C2_A朝右放置，像素電容C2的B端C2_B朝左放置；存儲電容 Cl的B端C1_B和像素電容C2的B端C2_B在版圖上為共用的關系，即存儲電容Cl的B端 C1_B和像素電容C2的B端C2_B連接在一起，形成為存儲電容Cl和像素電容C2的公用端。第一晶體管Ml豎向布置(豎向布置即為晶體管的源極和漏極為豎向擺放)，其位于像素單元版圖的右方，并且位于存儲電容Cl的上方。第二晶體管M2豎向布置，其位于第一晶體管Ml的右方，并且位于存儲電容Cl的上方。第三晶體管M3橫向布置(橫向布置即為晶體管的源極和漏極為橫向擺放)，其位于第二晶體管M2的右方，并且位于像素電容C2的上方。連接液晶材料一極的電極信號線I，其位于像素電容C2的A端C2_A和像素電容 C2的B端C2_B之間，并且通過第三層金屬線MET3連接到液晶的一極。上拉控制信號布線pull_MET2、寫控制信號布線write_MET2、讀控制信號布線 read_MET2、地信號布線GND_MET2從像素電路版圖上方開始在滿足設計規(guī)則的情況下依次布置，并且其都為橫向走線。上拉控制信號布線pull_MET2位于像素電路版圖最上方，在橫向走線的同時通過通孔Vl與第二晶體管M2的漏極相連接；寫控制信號布線write_MET2位于上拉控制信號布線pull_MET2下方，在橫向走線的同時通過第一通孔VI、第一層金屬線 METl和接觸孔CT與其上方的第一晶體管Ml的柵極相連接；讀控制信號布線read_MET2位于寫控制信號布線write_MET2下方，在橫向走線的同時通過第一通孔Vl連接到第一層金屬線METl，此第一層金屬線METl跨過上方的寫控制信號布線write_MET2，并通過接觸孔CT 與位于寫控制信號布線write_MET2上方的第三晶體管M3的柵極相連接；地信號布線GND_ MET2位于讀控制信號布線read_MET2下方，并且位于信號線的下方，在橫向走線的同時通過第一通孔Vl與存儲電容Cl的B端C1_B和像素電容C2的B端C2_B相連接。數(shù)據輸入信號布線VDATA_MET3布置在像素電路版圖的最左方，為豎向走線，并且在豎向走線的同時通過第二通孔V2、第二層金屬線MET2和第一通孔Vl與位于像素電路版圖左方的第一晶體管Ml的源極相連接。參閱圖2，橢圓圈內的版圖部分21是在形成像素陣列時可以與橫向相鄰像素單位重疊的部分，對于一般SVGA (800X600)分辨率的微顯示芯片，顯示像素單元就有將近50 萬個，因此能減少不少版圖面積。組成陣列時，一個像素單元的實際占用的面積20為整個像素單元面積10與相鄰像素單位重疊的部分21的差值。參閱圖3，這是用圖1所示的像素單元組成的一個4X4像素陣列版圖結構圖，并且與外圍充放電電路版圖連接，在此4X4像素陣列中，寫控制信號布線writel、上拉制信號布線pulll、讀控制信號布線readl構成第一行像素單元信號控制線，寫控制信號布線 write2、上拉制信號布線pull2、讀控制信號布線read2構成第二行像素單元信號控制線， 寫控制信號布線write3、上拉制信號布線pull3、讀控制信號布線read3構成第三行像素單元信號控制線，寫控制信號布線write4、上拉制信號布線pull4、讀控制信號布線reacM 構成第四行像素單元信號控制線，它們通過外圍行掃描鏈的掃描信號控制；上下相鄰的像素單元的數(shù)據輸入信號布線連接在一起；數(shù)據輸入信號布線V DATAl為第一列像素輸入信號，數(shù)據輸入信號布線VDATA2為第二列像素輸入信號，數(shù)據輸入信號布線VDATA3為第三列像素輸入信號，數(shù)據輸入信號布線VDATA4為第四列像素輸入信號，它們分別為每一列提供相應的輸入電壓；地信號布線GND通過整個電路周圍的地布線最終連接到地上。每一行的上拉控制信號布線pull通過第二層金屬連接到像素陣列版圖右邊的提供給此行上，像素單元陣列與像素單元充放電信號的反相器鏈35通過充放電路徑31-34連接，因此只需通過控制反相器輸入端的電平就能實現(xiàn)給像素單元提供充電信號和放電信號36，這樣就實現(xiàn)將場緩存像素電路的充放電電路從像素單元釋放出來，從而減小像素單元的面積和優(yōu)化像素陣列布局布線；像素單元充放電信號的反相器鏈35左側布置有地信號布線GND，右側布置有電源信號布線VDD;此4X4像素陣列與外圍充放電電路連接版圖可以擴展成320XM0 像素陣列(甚至更高的分辨率)與外圍充放電電路連接版圖，此時只需加大右邊反相器的驅動能力；另外，像素與像素之間重疊的部分，能有效利用像素之間的空隙，使整個像素陣列結構更緊湊，面積更優(yōu)化。實際電路工作時，每一行的寫控制信號作為該行像素單元電壓寫入到電容Cl的開關控制信號，每一行的上拉控制信號作為該行像素單元電容C2的放電和充電信號，每一行的讀控制信號作為該行像素單元電壓讀入到C2的開關控制信號，每一列的數(shù)據輸入信號作為此列像素單元的輸入電壓，通過這些信號相應的時序配合，從而將每一幀數(shù)據寫入到整個像素陣列中。本發(fā)明通過利用兩層金屬線分別布置每個像素單元所需的五根信號線，其中寫控制信號布線、讀控制信號布線、上拉控制信號布線為行掃描信號，地信號布線GND為地線， 縱向為列掃描的輸出電壓信號，從而使整個像素陣列能很好的配合行列掃描電路以及滿足數(shù)據信號電壓的輸入，同時結構緊湊能滿足微顯示對像素單位大小的要求，并且易于像素陣列的形成；此外，此像素電路版圖通過上拉控制信號布線實現(xiàn)將場緩存像素電路的充放電電路從像素單元釋放出來，而布置在整個像素電路版圖周圍，從而實現(xiàn)了像素電路面積和信號線布線的優(yōu)化。以上所述僅為本發(fā)明的優(yōu)選實施方式，但本發(fā)明保護范圍并不局限于此。任何本領域的技術人員在本發(fā)明公開的技術范圍內，均可對其進行適當?shù)母淖兓蜃兓?，而這種改變或變化都應涵蓋在本發(fā)明的保護范圍之內。
權利要求
1.優(yōu)化硅基液晶微顯示像素單元面積的版圖結構，其特征在于，像素單元包括第一晶體管、第二晶體管、第三晶體管、存儲電容和像素電容；所述第一晶體管、所述第二晶體管和所述第三晶體管位于像素單元的上部，存儲電容和像素電容位于像素單元的下部。
2.如權利要求1所述的版圖結構，其特征在于，像素單元具有寫控制信號布線、上拉控制信號布線、讀控制信號布線、數(shù)據輸入信號布線、地信號布線、第一層金屬線、第二層金屬線和第三層金屬線；上拉控制信號布線、寫控制信號布線、讀控制信號布線以及地信號布線由上至下依次橫向布置，寫控制信號布線、上拉控制信號布線、讀控制信號布線以及地信號布線由第二層金屬線形成；數(shù)據輸入信號布線縱向布置，數(shù)據輸入信號布線由第三層金屬線形成。
3.如權利要求2所述的版圖結構，其特征在于，像素電容和存儲電容橫向布置，像素電容和存儲電容具有公用端。
4.如權利要求3所述的版圖結構，其特征在于，所述第一晶體管豎向布置，所述第一晶體管位于像素單元的右方且處于存儲電容的上方；所述第二晶體管豎向布置，所述第二晶體管位于所述第一晶體管的右方且處于存儲電容的上方；所述第三晶體管橫向布置所述第二晶體管的右方且處于像素電容的上方。
5.如權利要求4所述的版圖結構，其特征在于，像素單元具有液晶電極信號布線；液晶電極信號布線位于像素電容兩端之間，并且通過第三層金屬連接到液晶電極。
6.如權利要求5所述的版圖結構，其特征在于，上拉控制信號布線通過第一通孔與所述第二晶體管的漏極相連接；寫控制信號布線通過第一通孔、第一層金屬和接觸孔與所述第一晶體管的柵極相連接；讀控制信號布線通過第一通孔連接到第一層金屬，并通過接觸孔與所述第三晶體管的柵極相連接；地信號布線位于液晶電極信號布線的下方，地信號布線通過第一通孔與存儲電容和像素電容的公共端相連接。
7.如權利要求6所述的版圖結構，其特征在于，數(shù)據輸入信號布線布置在像素單元的最左方，數(shù)據輸入信號布線通過第二通孔、第二層金屬線和第一通孔與所述第一晶體管的源極相連接。
8.如權利要求1-7任意一項所述的版圖結構，其特征在于，所述第一晶體管為PMOS晶體管，所述第二晶體管和所述第三晶體管均為NMOS晶體管。
9.如權利要求1-7任意一項所述的版圖結構，其特征在于，若干像素單元組成像素單元陣列；所述像素單元陣列右側布置有像素單元充放電信號的反相器鏈，所述像素單元陣列與像素單元充放電信號的反相器鏈通過充放電路徑連接；像素單元充放電信號的反相器鏈右側布置有電源信號布線，像素單元充放電信號的反相器鏈左側布置有地信號布線。
全文摘要
本發(fā)明公開了優(yōu)化硅基液晶微顯示像素單元面積的版圖結構，像素單元包括第一晶體管、第二晶體管、第三晶體管、存儲電容和像素電容；第一晶體管、第二晶體管和第三晶體管位于像素單元的上部，存儲電容和像素電容位于像素單元的下部。本發(fā)明提供的硅基液晶(LCoS)微顯示優(yōu)化像素單元面積的版圖布局，合理的布置像素單元內部電路各個晶體管的位置，并利用電容的連接關系，重復利用部分版圖，從而減小了版圖面積，實現(xiàn)了像素電路面積和信號線布線的優(yōu)化。
文檔編號G02F1/1362GK102338957SQ201110270779
公開日2012年2月1日 申請日期2011年9月14日 優(yōu)先權日2011年9月14日
發(fā)明者杜寰, 林斌, 羅家俊, 趙博華, 黃苒 申請人:中國科學院微電子研究所