專利名稱：陣列基板行驅(qū)動單元、陣列基板行驅(qū)動電路以及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及有機(jī)發(fā)光顯示領(lǐng)域，尤其涉及一種陣列基板行驅(qū)動單元、陣列基板行驅(qū)動電路以及顯示裝置。
背景技術(shù)：
有機(jī)發(fā)光顯示ニ極管(OLED)由于具有高亮度，寬視角，較快的響應(yīng)速度等優(yōu)點，已越來越多地被應(yīng)用于高性能顯示中。傳統(tǒng)的無源矩陣有機(jī)發(fā)光顯示(Passive Matrix0LED)隨著顯示尺寸的増大，需要更短的單個像素的驅(qū)動時間，因而需要増大瞬態(tài)電流，增加功耗。同時大電流的應(yīng)用會造成ITO(像素電極)線上壓降過大，并使OLED工作電壓過高，進(jìn)而降低其效率。而有源矩陣有機(jī)發(fā)光顯示(Active Matrix 0LED)通過開關(guān)管逐行掃描輸入OLED電流，可以很好地解決這些問題。
陣列基板行驅(qū)動電路(Gate on Array)是將柵極開關(guān)電路集成在陣列基板上，從而實現(xiàn)驅(qū)動電路的高度集成，從節(jié)省材料和減少エ藝步驟兩方面減低成本。對于AMOLED (有源矩陣有機(jī)發(fā)光二極管)顯示，不僅需要產(chǎn)生行選通信號，控制與該柵線相連像素的開/關(guān)狀態(tài)，還需要對于有機(jī)發(fā)光顯示ニ極管的開/關(guān)狀態(tài)進(jìn)行控制，該有機(jī)發(fā)光顯示ニ極管的狀態(tài)控制信號對于P型晶體管構(gòu)成的AMOLED顯示背板是一正電平信號，來確保在顯示數(shù)據(jù)寫入像素単元的過程中，OLED器件處于關(guān)閉狀態(tài)，而當(dāng)顯示數(shù)據(jù)寫入像素単元之后，OLED器件開啟發(fā)光，以此來確保顯示圖像不會由于像素電路在數(shù)據(jù)的寫入時的不穩(wěn)定狀態(tài)發(fā)生閃爍。
發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種陣列基板行驅(qū)動單元、陣列基板行驅(qū)動電路以及顯示裝置，可以確保在顯示數(shù)據(jù)寫入像素単元的過程中，OLED器件處于關(guān)閉狀態(tài)，而顯示數(shù)據(jù)寫入像素単元后，OLED器件開啟發(fā)光，從而確保顯示圖像不會由于像素電路在數(shù)據(jù)的寫入的不穩(wěn)定狀態(tài)發(fā)生閃爍。為了達(dá)到上述目的，本發(fā)明提供了一種陣列基板行驅(qū)動單元，包括用于產(chǎn)生柵極驅(qū)動信號的柵極驅(qū)動模塊，所述陣列基板行驅(qū)動單元還包括發(fā)光控制模塊；所述發(fā)光控制模塊，與所述柵極驅(qū)動模塊的柵極驅(qū)動信號輸出端連接，用于在所述柵極驅(qū)動信號的控制下產(chǎn)生控制有機(jī)發(fā)光二極管開關(guān)的發(fā)光控制信號，所述柵極驅(qū)動信號和所述發(fā)光控制信號反相。實施時，所述柵極驅(qū)動模塊包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管和第一自舉電容，其中，所述第一薄膜晶體管，柵極與上一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極分別與所述第二薄膜晶體管的漏極連接，漏極與驅(qū)動電源連接；所述第二薄膜晶體管，柵極與下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極與所述驅(qū)動電源連接；
所述第三薄膜晶體管，柵極與所述第一薄膜晶體管的源極連接，源極與所述第四薄膜晶體管的漏極連接，漏極與第一時鐘信號輸入端連接；所述第四薄膜晶體管，柵極與第二時鐘信號輸入端連接，源極與所述驅(qū)動電源連接;所述第一自舉電容，連接于所述第三薄膜晶體管的柵極和源極之間；所述第一薄膜晶體管的柵極為輸入端，所述第三薄膜晶體管的源極為本級柵極驅(qū)動信號輸出端。實施時，所述發(fā)光控制模塊包括第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管和第二自舉電容，其中，所述第五薄膜晶體管，柵極與下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極分別與所述第六薄膜晶體管的漏極連接，漏極與所述驅(qū)動電源連接； 所述第六薄膜晶體管，柵極與所述第四薄膜晶體管的漏極連接，源極與所述驅(qū)動電源連接；所述第七薄膜晶體管，柵極與所述第五薄膜晶體管的源極連接，源極與所述第八薄膜晶體管的漏極連接，漏極與所述驅(qū)動電源連接；所述第八薄膜晶體管，柵極與所述第六薄膜晶體管的柵極連接，源極與所述驅(qū)動電源連接；所述第二自舉電容連接于所述第七薄膜晶體管的柵極和源極之間；所述第七薄膜晶體管的源極為發(fā)光控制信號輸出端。實施時，所述第一薄膜晶體管的漏極與所述驅(qū)動電源的低電平輸出端連接；所述第二薄膜晶體管的源極與所述驅(qū)動電源的高電平輸出端連接；所述第四薄膜晶體管的源極與所述驅(qū)動電源的高電平輸出端連接；所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管和所述第四薄膜晶體管是P型薄膜晶體管。實施時，所述第五薄膜晶體管的漏極與所述驅(qū)動電源的低電平輸出端連接；所述第六薄膜晶體管的源極與所述驅(qū)動電源的高電平輸出端連接；所述第七薄膜晶體管的漏極與所述驅(qū)動電源的低電平輸出端連接；所述第八薄膜晶體管的源極與所述驅(qū)動電源的高電平輸出端連接；所述第五薄膜晶體管、所述第六薄膜晶體管、所述第七薄膜晶體管和所述第八薄膜晶體管為P型薄膜晶體管。實施時，所述第一薄膜晶體管的漏極與所述驅(qū)動電源的高電平輸出端連接；所述第二薄膜晶體管的源極與所述驅(qū)動電源的低電平輸出端連接；所述第四薄膜晶體管的源極與所述驅(qū)動電源的低電平輸出端連接；所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管和所述第四薄膜晶體管是η型薄膜晶體管。實施時，所述第五薄膜晶體管的漏極與所述驅(qū)動電源的高電平輸出端連接；所述第六薄膜晶體管的源極與所述驅(qū)動電源的低電平輸出端連接；所述第七薄膜晶體管的漏極與所述驅(qū)動電源的高電平輸出端連接；所述第八薄膜晶體管的源極與所述驅(qū)動電源的低電平輸出端連接；
所述第五薄膜晶體管、所述第六薄膜晶體管、所述第七薄膜晶體管和所述第八薄膜晶體管為n型薄膜晶體管。本發(fā)明還提供了一種陣列基板行驅(qū)動電路，包括通過陣列成膜工藝制作在液晶顯示器陣列基板上的多級上述的陣列基板行驅(qū)動單元；除了第一級陣列基板行驅(qū)動單元外，每一級陣列基板行驅(qū)動單元的輸入端均和上一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接；除了最后一級陣列基板行驅(qū)動單元外，每一級陣列基板行驅(qū)動單元的復(fù)位端均和與該級移位寄存器相鄰的下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接。本發(fā)明還提供了一種顯示裝置，包括上述的陣列基板行驅(qū)動電路。 與現(xiàn)有技術(shù)相比，本發(fā)明所述的陣列基板行驅(qū)動單元、陣列基板行驅(qū)動電路以及顯示裝置，在產(chǎn)生柵極驅(qū)動信號的同時也產(chǎn)生與其反相的發(fā)光控制信號，以使得在顯示數(shù)據(jù)寫入像素單元的過程中，OLED器件處于關(guān)閉狀態(tài)，而顯示數(shù)據(jù)寫入像素單元后，OLED器件開啟發(fā)光，從而確保顯示圖像不會由于像素電路在數(shù)據(jù)的寫入的不穩(wěn)定狀態(tài)發(fā)生閃爍。
圖I是本發(fā)明第一實施例所述的陣列基板行驅(qū)動單元的結(jié)構(gòu)框圖；圖2是本發(fā)明第二實施例所述的陣列基板行驅(qū)動單元的電路圖；圖3是本發(fā)明第二實施例所述的陣列基板行驅(qū)動單元在工作時各信號的時序圖；圖4是本發(fā)明第三實施例所述的陣列基板行驅(qū)動單元的電路圖；圖5是本發(fā)明第三實施例所述的陣列基板行驅(qū)動單元在工作時各信號的時序圖；圖6是本發(fā)明一實施例所述的陣列基板行驅(qū)動電路的電路圖。
具體實施例方式與AMIXD(有源矩陣液晶顯示器)相比，AMOLED(有源矩陣有機(jī)發(fā)光二極管)由于需要加大的電流驅(qū)動，故多采用遷移率更大的低溫多晶硅電路實現(xiàn)。為了補償多晶硅TFT(薄膜晶體管)存在的閾值電壓漂移的問題，AMOLED的像素電路常需要相應(yīng)的補償結(jié)構(gòu)，所以AMOLED的像素電路結(jié)構(gòu)更為復(fù)雜，也相應(yīng)的需要占用較大的layout (線路布局)面積。本發(fā)明提供了一種結(jié)構(gòu)簡單性能穩(wěn)定的用于有源矩陣有機(jī)發(fā)光顯示器的陣列基板行驅(qū)動電路，該陣列基板行驅(qū)動電路包括多個通過陣列成膜工藝制作在液晶顯示器陣列基板上的級聯(lián)的陣列基板行驅(qū)動單元。每個陣列基板行驅(qū)動單元包含8個薄膜晶體管和2個電容。該陣列基板行驅(qū)動單元分為兩級，第一級用以產(chǎn)生常規(guī)的柵線選通信號，第二級用以相應(yīng)產(chǎn)生控制有機(jī)發(fā)光二極管開關(guān)的控制信號。本發(fā)明所述的陣列基板行驅(qū)動電路結(jié)構(gòu)簡單緊湊，減小了線路布局面積，是實現(xiàn)高分辨率AMOLED顯示的最佳選擇。如圖I所示，本發(fā)明第一實施例所述的陣列基板行驅(qū)動單元，包括柵極驅(qū)動模塊11和發(fā)光控制模塊12，其中，所述柵極驅(qū)動模塊11，與所述發(fā)光控制模塊12連接，用于產(chǎn)生柵極驅(qū)動信號；所述發(fā)光控制模塊12，用于在所述柵極驅(qū)動信號的控制下產(chǎn)生控制有機(jī)發(fā)光二極管開關(guān)的發(fā)光控制信號，所述柵極驅(qū)動信號和所述發(fā)光控制信號反相。
在本發(fā)明第一實施例所述的陣列基板行驅(qū)動單元中，所述發(fā)光控制模塊12產(chǎn)生與柵極驅(qū)動信號反相的發(fā)光控制信號，使得在顯示數(shù)據(jù)寫入像素単元的過程中，OLED器件處于關(guān)閉狀態(tài)，而顯示數(shù)據(jù)寫入像素単元后，OLED器件開啟發(fā)光，從而確保顯示圖像不會由于像素電路在數(shù)據(jù)的寫入的不穩(wěn)定狀態(tài)發(fā)生閃爍。如圖2所示，本發(fā)明第二實施例所述的陣列基板行驅(qū)動單元的電路圖，本發(fā)明第ニ實施例所述的陣列基板行驅(qū)動單元基于本發(fā)明第一實施例所述的陣列基板行驅(qū)動單元。在本發(fā)明第二實施例所述的陣列基 板行驅(qū)動單元中，所述柵極驅(qū)動模塊包括第一薄膜晶體管Tl、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4和第一自舉電容Cl，其中，所述第一薄膜晶體管Tl，柵極與上一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極與所述第二薄膜晶體管T2的漏極連接，漏極與驅(qū)動電源的低電平輸出端連接；所述第二薄膜晶體管T2，柵極與下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極與驅(qū)動電源的高電平輸出端連接；所述第三薄膜晶體管T3，柵極與第一薄膜晶體管Tl的源極連接，源極與所述第四薄膜晶體管T4的漏極連接，漏極與第一時鐘信號輸入端連接；所述第四薄膜晶體管T4，柵極與第二時鐘信號輸入端連接，源極與所述驅(qū)動電源的高電平輸出端連接；所述第一自舉電容Cl，連接于所述第三薄膜晶體管T3的柵極和源極之間；所述第一薄膜晶體管Tl、所述第二薄膜晶體管T2、所述第三薄膜晶體管T3和所述第四薄膜晶體管T4為P型薄膜晶體管；所述發(fā)光控制模塊包括第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、第八薄膜晶體管T8和第二自舉電容C2，其中，所述第五薄膜晶體管T5，柵極與下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極與所述第六薄膜晶體管T6的漏極連接，漏極與所述驅(qū)動電源的低電平輸出端連接；所述第六薄膜晶體管T6，柵極與所述第四薄膜晶體管T4的漏極連接，源極與所述驅(qū)動電源的高電平輸出端連接；所述第七薄膜晶體管T7，柵極與所述第五薄膜晶體管T5的源極連接，源極與所述第八薄膜晶體管T8的漏極連接，漏極與所述驅(qū)動電源的低電平輸出端連接；所述第八薄膜晶體管T8，柵極與所述第六薄膜晶體管T6的柵極連接，源極與所述驅(qū)動電源的高電平輸出端連接；所述第二自舉電容C2，連接于所述第七薄膜晶體管T7的柵極與源極之間；所述第五薄膜晶體管T5、所述第六薄膜晶體管T6、所述第七薄膜晶體管T7和所述第八薄膜晶體管T8是P型薄膜晶體管；所述第一薄膜晶體管Tl的柵極為本發(fā)明第二實施例所述的陣列基板行驅(qū)動單元的輸入端，所述第二薄膜晶體管T2的柵極為本發(fā)明第二實施例所述的陣列基板行驅(qū)動單元的復(fù)位端，所述第三薄膜晶體管T3的源極為本發(fā)明第二實施例所述的陣列基板行驅(qū)動単元的柵極驅(qū)動信號輸出端；所述第七薄膜晶體管T7的源極為本發(fā)明第二實施例所述的陣列基板行驅(qū)動單元的發(fā)光控制信號輸出端；其中，所述驅(qū)動電源的低電平輸出端的輸出電壓VGL，所述驅(qū)動電源的高電平輸出端的輸出電壓為VGH，從所述第一時鐘信號輸入端輸入第一時鐘信號CLK1，從所述第二時鐘信號輸入端輸入第二時鐘信號CLK2,上一級陣列基板行驅(qū)動單兀的柵極驅(qū)動信號輸出端的輸出信號為G[n-1]，本級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端的輸出信號為G[n]，下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端的輸出信號為G[n+1]，本級陣列基板行驅(qū)動單元的發(fā)光控制信號輸出端的輸出信號為EMISSI0N[n]，NI點為與所述第三薄膜晶體管T3的柵極連接的節(jié)點，N2點為與所述第七薄膜晶體管17的柵極連接的節(jié)點；本發(fā)明第二實施例所述的陣列基板行驅(qū)動單元由第一時鐘信號CLKl和第二時鐘信號CLK2控制，上一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端的輸出信號G[n-1]作為本級陣列基板行驅(qū)動單元的輸入信號，下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端的輸出信號G[n+1]作為本級陣列基板行驅(qū)動單元的復(fù)位信號。
如圖3所示，本發(fā)明第二實施例所述的陣列基板行驅(qū)動單元的工作過程分為輸入采樣階段tl，輸出信號階段t2和復(fù)位階段t3 在輸入采樣階段tl，G[n_l]為低電平，Tl導(dǎo)通，同時G[n+1]為高電平，T2關(guān)閉，所以此時NI點的電位相應(yīng)地被拉低到VGL+1 Vthp I ;由于此時CLK2為低電平，T4關(guān)閉，G[n]為高電平，故此時Cl被充電，對輸入信號進(jìn)行采樣。此時G[n]和G[n+1]均為高電平，確保了所述控制模塊包括的各個晶體管的工作狀態(tài)不會改變；在輸出信號階段t2，G[n_l]、G[n+1]均為高電平，NI點的電位由Cl保持，為VGL+1 Vthp，為低電平，故T3導(dǎo)通，同時CLK2為高電平，T4關(guān)閉，此時G [n]為低電平，則T6與T8均導(dǎo)通，此時Emission[n]為高電平，用于點亮有機(jī)發(fā)光二極管器件；在復(fù)位階段t3，G[n_l]為高電平，確保晶體管Tl和T3關(guān)閉；CLK2為低電平，則將G[n]拉高為高電平；G[n]為高電平，確保T6和T8關(guān)閉，G[n+1]為低電平，通過開啟T2，將NI點的電壓重新拉高；同時T5導(dǎo)通，N2點電位被拉低為VGL+1 Vthp |，T7導(dǎo)通，EMISSION[n]相應(yīng)被拉低，從而完成對EMISSI0N[n]的復(fù)位操作；其中，Vthp是Tl、T5的閾值電壓。如圖4所示，本發(fā)明第三實施例所述的陣列基板行驅(qū)動單元的電路圖，本發(fā)明第三實施例所述的陣列基板行驅(qū)動單元基于本發(fā)明第一實施例所述的陣列基板行驅(qū)動單元。在本發(fā)明第三實施例所述的柵極驅(qū)動電路單元中，所述柵極驅(qū)動模塊包括第一薄膜晶體管Tl、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4和第一自舉電容Cl，其中，所述第一薄膜晶體管Tl，柵極與上一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極與所述第二薄膜晶體管T2的漏極連接，漏極與驅(qū)動電源的高電平輸出端連接；所述第二薄膜晶體管T2，柵極與下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極與驅(qū)動電源的低電平輸出端連接；所述第三薄膜晶體管T3，柵極與所述第一薄膜晶體管Tl的源極連接，源極與所述第四薄膜晶體管T4的漏極連接，漏極與第一時鐘信號輸入端連接；所述第四薄膜晶體管T4，柵極與第二時鐘信號輸入端連接，源極與所述驅(qū)動電源的低電平輸出端連接；所述第一自舉電容Cl，連接于所述第三薄膜晶體管T3的柵極與源極之間；所述第一薄膜晶體管Tl、所述第二薄膜晶體管T2、所述第三薄膜晶體管T3和所述第四薄膜晶體管T4為η型薄膜晶體管；所述發(fā)光控制模塊包括第五薄膜晶體管Τ5、第六薄膜晶體管Τ6、第七薄膜晶體管Τ7、第八薄膜晶體管Τ8和第二自舉電容C2，其中，所述第五薄膜晶體管Τ5，柵極與下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極與所述第六薄膜晶體管Τ6的漏極連接，漏極與所述驅(qū)動電源的高電平輸出端連接；所述第六薄膜晶體管Τ6，柵極與所述第四薄膜晶體管的漏極連接，源極與所述驅(qū)動電源的低電平輸出端連接；
所述第七薄膜晶體管Τ7，柵極與所述第五薄膜晶體管Τ5的源極連接，源極與所述第八薄膜晶體管Τ8的漏極連接，漏極與所述驅(qū)動電源的高電平輸出端連接；所述第八薄膜晶體管Τ8，柵極與所述第六薄膜晶體管Τ6的柵極連接，源極與所述驅(qū)動電源的低電平輸出端連接；所述第二自舉電容C2，連接于所述第七薄膜晶體管Τ7的柵極和源極之間；所述第五薄膜晶體管Τ5、所述第六薄膜晶體管Τ6、所述第七薄膜晶體管Τ7和所述第八薄膜晶體管Τ8是η型薄膜晶體管；所述第一薄膜晶體管Tl的柵極為本發(fā)明第三實施例所述的陣列基板行驅(qū)動單元的輸入端，所述第二薄膜晶體管Τ2的柵極為本發(fā)明第三實施例所述的陣列基板行驅(qū)動單元的復(fù)位端，所述第三薄膜晶體管Τ3的源極為本發(fā)明第三實施例所述的陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端；所述第七薄膜晶體管Τ7的源極為本發(fā)明第三實施例所述的陣列基板行驅(qū)動單元的發(fā)光控制信號輸出端；其中，所述驅(qū)動電源的低電平輸出端的輸出電壓VGL，所述驅(qū)動電源的高電平輸出端的輸出電壓為VGH，從所述第一時鐘信號輸入端輸入第一時鐘信號CLK1，從所述第二時鐘信號輸入端輸入第二時鐘信號CLK2,上一級陣列基板行驅(qū)動電路單兀的柵極驅(qū)動信號輸出端的輸出信號為G[n-1]，本級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端的輸出信號為G[n]，下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端的輸出信號為G[n+1]，本級陣列基板行驅(qū)動單元的發(fā)光控制信號輸出端的輸出信號為EMISSI0N[n]，NI點為與所述第三薄膜晶體管T3的柵極連接的節(jié)點，N2點為與所述第七薄膜晶體管T7的柵極連接的節(jié)點；本發(fā)明第三實施例所述的陣列基板行驅(qū)動單元由第一時鐘信號CLKl和第二時鐘信號CLK2控制，上一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端的輸出信號G[n-1]作為本級陣列基板行驅(qū)動單元的輸入信號，下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端的輸出信號G[n+1]作為本級陣列基板行驅(qū)動單元的復(fù)位信號。本發(fā)明第二實施例和第三實施例所述的陣列基板行驅(qū)動單元所例舉的發(fā)光控制模塊僅起示例作用，而并非對發(fā)光控制模塊的結(jié)構(gòu)加以限定，任何可以在柵極驅(qū)動信號的控制下產(chǎn)生控制有機(jī)發(fā)光二極管開關(guān)的與該柵極驅(qū)動信號反相的發(fā)光控制信號的控制器件皆能用于構(gòu)成所述發(fā)光控制模塊。本發(fā)明還提供了一種陣列基板行驅(qū)動電路，包括通過陣列成膜エ藝制作在液晶顯示器陣列基板上的多級上述的陣列基板行驅(qū)動單元；
除了第一級陣列基板行驅(qū)動單元外，每一級陣列基板行驅(qū)動單元的輸入端均和上一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接；除了最后一級陣列基板行驅(qū)動單元外，每一級陣列基板行驅(qū)動單元的復(fù)位端均和下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接。如圖6所示，本發(fā)明一實施例所述的陣列基板行驅(qū)動電路，包括N+1級陣列基板行驅(qū)動單元，N為正整數(shù)；第一級陣列基板行驅(qū)動單元的輸入端與輸入信號INPUT連接；除了第一級陣列基板行驅(qū)動單元外，每一級陣列基板行驅(qū)動單元的輸入 端IN均和上一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接；除了最后一級陣列基板行驅(qū)動單元外，每一級陣列基板行驅(qū)動單元的復(fù)位端RESET均和下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接；在圖6 中，EMISSI0N_1、EMISSI0N_2、EMISSI0N_3、EMISSI0N_N、EMISSI0N_N+1 分別標(biāo)示的是第一級陣列基板行驅(qū)動單元的發(fā)光控制信號輸出端、第二級陣列基板行驅(qū)動單元的發(fā)光控制信號輸出端、第三級陣列基板行驅(qū)動單元的發(fā)光控制信號輸出端、第N級陣列基板行驅(qū)動單元的發(fā)光控制信號輸出端、第N+1級陣列基板行驅(qū)動單元的發(fā)光控制信號輸出端；STAGE_1、STAGE_2、STAGE_3、STAGE_N、STAGE_N+1 分別標(biāo)示的是第一級陣列基板行驅(qū)動單元、第二級陣列基板行驅(qū)動單元、第三級陣列基板行驅(qū)動單元、第N級陣列基板行驅(qū)動單元、第N+1級陣列基板行驅(qū)動單元。本發(fā)明還提供了一種顯示裝置，包括上述的陣列基板行驅(qū)動電路。以上說明對本發(fā)明而言只是說明性的，而非限制性的，本領(lǐng)域普通技術(shù)人員理解，在不脫離所附權(quán)利要求所限定的精神和范圍的情況下，可做出許多修改、變化或等效，但都將落入本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種陣列基板行驅(qū)動單元，包括用于產(chǎn)生柵極驅(qū)動信號的柵極驅(qū)動模塊，其特征在于，所述陣列基板行驅(qū)動單元還包括發(fā)光控制模塊； 所述發(fā)光控制模塊，與所述柵極驅(qū)動模塊的柵極驅(qū)動信號輸出端連接，用于在所述柵極驅(qū)動信號的控制下產(chǎn)生控制有機(jī)發(fā)光二極管開關(guān)的發(fā)光控制信號，所述柵極驅(qū)動信號和所述發(fā)光控制信號反相。
2.如權(quán)利要求I所述的陣列基板行驅(qū)動單元，其特征在于， 所述柵極驅(qū)動模塊包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管和第一自舉電容，其中， 所述第一薄膜晶體管，柵極與上一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極分別與所述第二薄膜晶體管的漏極連接，漏極與驅(qū)動電源連接； 所述第二薄膜晶體管，柵極與下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極與所述驅(qū)動電源連接； 所述第三薄膜晶體管，柵極與所述第一薄膜晶體管的源極連接，源極與所述第四薄膜晶體管的漏極連接，漏極與第一時鐘信號輸入端連接； 所述第四薄膜晶體管，柵極與第二時鐘信號輸入端連接，源極與所述驅(qū)動電源連接； 所述第一自舉電容，連接于所述第三薄膜晶體管的柵極和源極之間； 所述第一薄膜晶體管的柵極為輸入端，所述第三薄膜晶體管的源極為本級柵極驅(qū)動信號輸出端。
3.如權(quán)利要求2所述的陣列基板行驅(qū)動單元，其特征在于， 所述發(fā)光控制模塊包括第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管和第二自舉電容，其中， 所述第五薄膜晶體管，柵極與下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接，源極分別與所述第六薄膜晶體管的漏極連接，漏極與所述驅(qū)動電源連接； 所述第六薄膜晶體管，柵極與所述第四薄膜晶體管的漏極連接，源極與所述驅(qū)動電源連接； 所述第七薄膜晶體管，柵極與所述第五薄膜晶體管的源極連接，源極與所述第八薄膜晶體管的漏極連接，漏極與所述驅(qū)動電源連接； 所述第八薄膜晶體管，柵極與所述第六薄膜晶體管的柵極連接，源極與所述驅(qū)動電源連接； 所述第二自舉電容連接于所述第七薄膜晶體管的柵極和源極之間； 所述第七薄膜晶體管的源極為發(fā)光控制信號輸出端。
4.如權(quán)利要求3所述的陣列基板行驅(qū)動單元，其特征在于， 所述第一薄膜晶體管的漏極與所述驅(qū)動電源的低電平輸出端連接； 所述第二薄膜晶體管的源極與所述驅(qū)動電源的高電平輸出端連接； 所述第四薄膜晶體管的源極與所述驅(qū)動電源的高電平輸出端連接； 所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管和所述第四薄膜晶體管是P型薄膜晶體管。
5.如權(quán)利要求4所述的陣列基板行驅(qū)動單元，其特征在于， 所述第五薄膜晶體管的漏極與所述驅(qū)動電源的低電平輸出端連接；所述第六薄膜晶體管的源極與所述驅(qū)動電源的高電平輸出端連接； 所述第七薄膜晶體管的漏極與所述驅(qū)動電源的低電平輸出端連接； 所述第八薄膜晶體管的源極與所述驅(qū)動電源的高電平輸出端連接； 所述第五薄膜晶體管、所述第六薄膜晶體管、所述第七薄膜晶體管和所述第八薄膜晶體管為P型薄膜晶體管。
6.如權(quán)利要求3所述的陣列基板行驅(qū)動單元，其特征在于， 所述第一薄膜晶體管的漏極與所述驅(qū)動電源的高電平輸出端連接； 所述第二薄膜晶體管的源極與所述驅(qū)動電源的低電平輸出端連接； 所述第四薄膜晶體管的源極與所述驅(qū)動電源的低電平輸出端連接； 所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管和所述第四薄膜晶體管是n型薄膜晶體管。
7.如權(quán)利要求6所述的陣列基板行驅(qū)動單元，其特征在于， 所述第五薄膜晶體管的漏極與所述驅(qū)動電源的高電平輸出端連接； 所述第六薄膜晶體管的源極與所述驅(qū)動電源的低電平輸出端連接； 所述第七薄膜晶體管的漏極與所述驅(qū)動電源的高電平輸出端連接； 所述第八薄膜晶體管的源極與所述驅(qū)動電源的低電平輸出端連接； 所述第五薄膜晶體管、所述第六薄膜晶體管、所述第七薄膜晶體管和所述第八薄膜晶體管為n型薄膜晶體管。
8.—種陣列基板行驅(qū)動電路，其特征在于，包括通過陣列成膜工藝制作在液晶顯示器陣列基板上的多級如權(quán)利要求I至7中任一權(quán)利要求所述的陣列基板行驅(qū)動單元； 除了第一級陣列基板行驅(qū)動單元外，每一級陣列基板行驅(qū)動單元的輸入端均和上一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接； 除了最后一級陣列基板行驅(qū)動單元外，每一級陣列基板行驅(qū)動單元的復(fù)位端均和與該級移位寄存器相鄰的下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號輸出端連接。
9.一種顯示裝置，其特征在于，包括如權(quán)利要求8所述的陣列基板行驅(qū)動電路。
全文摘要
本發(fā)明提供了一種陣列基板行驅(qū)動單元、陣列基板行驅(qū)動電路以及顯示裝置。該陣列基板行驅(qū)動單元包括用于產(chǎn)生柵極驅(qū)動信號的柵極驅(qū)動模塊和發(fā)光控制模塊；所述發(fā)光控制模塊，與所述柵極驅(qū)動模塊的柵極驅(qū)動信號輸出端連接，用于在所述柵極驅(qū)動信號的控制下產(chǎn)生控制有機(jī)發(fā)光二極管開關(guān)的發(fā)光控制信號，所述柵極驅(qū)動信號和所述發(fā)光控制信號反相。本發(fā)明可以在產(chǎn)生柵極驅(qū)動信號的同時也產(chǎn)生與其反相的發(fā)光控制信號，以使得在顯示數(shù)據(jù)寫入像素單元的過程中，OLED器件處于關(guān)閉狀態(tài)，而顯示數(shù)據(jù)寫入像素單元后，OLED器件開啟發(fā)光，從而確保顯示圖像不會由于像素電路在數(shù)據(jù)的寫入的不穩(wěn)定狀態(tài)發(fā)生閃爍。
文檔編號G09G3/32GK102708795SQ20121005006
公開日2012年10月3日 申請日期2012年2月29日 優(yōu)先權(quán)日2012年2月29日
發(fā)明者王穎, 金泰逵, 金馝奭 申請人:京東方科技集團(tuán)股份有限公司