半導(dǎo)體裝置的制作方法

本申請案享有以日本專利申請案2015-180374號(申請日：2015年9月14日)為基礎(chǔ)申請案的優(yōu)先權(quán)。本申請案通過參照該基礎(chǔ)申請案而包含基礎(chǔ)申請案的全部內(nèi)容。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體裝置。

背景技術(shù)：

期待將SiC(碳化硅)作為新一代的半導(dǎo)體元件用的材料。SiC具有與Si(硅)相比帶隙的大小約為3倍、破壞電場強度約為10倍、且熱導(dǎo)率約為3倍的特征。因此，可通過使用SiC而實現(xiàn)低損耗且能夠進行高溫動作的半導(dǎo)體元件。

使用SiC的半導(dǎo)體元件會引起電極膜剝落，從而可靠性成問題。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施方式能夠提供一種因電極膜剝落導(dǎo)致的可靠性降低得到抑制的半導(dǎo)體裝置。

實施方式的半導(dǎo)體裝置包括：碳化硅層；第1電極；第1絕緣膜，設(shè)置在所述碳化硅層與所述第1電極之間；第1導(dǎo)電型的第1碳化硅區(qū)域，設(shè)置在所述碳化硅層內(nèi)的所述第1電極側(cè)；第2導(dǎo)電型的第2碳化硅區(qū)域，設(shè)置在所述第1碳化硅區(qū)域內(nèi)；第1導(dǎo)電型的第3碳化硅區(qū)域，設(shè)置在所述第2碳化硅區(qū)域內(nèi)；第2電極，設(shè)置在所述碳化硅層的與所述第1電極相反側(cè)，與所述碳化硅層電連接，且包含金屬、硅及碳；以及第3電極，與所述第3碳化硅區(qū)域電連接，包含所述金屬、硅及碳，且碳濃度高于所述第2電極。

附圖說明

圖1是第1實施方式的半導(dǎo)體裝置的示意剖視圖。

圖2是第1實施方式的半導(dǎo)體裝置的制造方法的流程圖。

圖3～圖9是第1實施方式的半導(dǎo)體裝置的制造方法中，制造中途的半導(dǎo)體裝置的示意剖視圖。

圖10(a)～(d)是表示第1實施方式的作用效果的圖。

圖11是第2實施方式的半導(dǎo)體裝置的示意剖視圖。

圖12是第2實施方式的半導(dǎo)體裝置的制造方法中，制造中途的半導(dǎo)體裝置的示意剖視圖。

圖13是第3實施方式的半導(dǎo)體裝置的示意剖視圖。

圖14是第4實施方式的半導(dǎo)體裝置的示意剖視圖。

具體實施方式

以下，一邊參照附圖一邊對本發(fā)明的實施方式進行說明。

本說明書中，有時對相同或相似的部件標注相同符號，并省略重復(fù)的說明。

以下，以第1導(dǎo)電型為n型，且第2導(dǎo)電型為p型的情況為例進行說明。另外，本說明書中，n⁺、n、n-及p⁺、p、p^-的記述是表示各導(dǎo)電型的雜質(zhì)濃度的相對高低。即n⁺表示與n相比n型的雜質(zhì)濃度相對較高，n^-表示與n相比n型的雜質(zhì)濃度相對較低。另外，p⁺表示與p相比p型的雜質(zhì)濃度相對較高，p^-表示與p相比p型的雜質(zhì)濃度相對較低。此外，也存在將n⁺與n^-僅記為n型，且將p⁺與p^-僅記為p型的情況。

本說明書中，為表示零件等的位置關(guān)系，將附圖的上方向記為“上”，將附圖的下方向記為“下”。本說明書中，“上”、“下”的概念未必是表示與重力的方向的關(guān)系的用語。

本說明書中，“A與B相接而設(shè)置”的情況中，包含A與B直接相接而設(shè)置的情況、及A與B隔著設(shè)置在A與B之間的中間層等間接地相接而設(shè)置的情況的兩者。

(第1實施方式)

本實施方式的半導(dǎo)體裝置包括：碳化硅層，具有第1面與設(shè)置在第1面的相反側(cè)的第2面；第1絕緣膜，設(shè)置在第1面上；第1電極，設(shè)置在第1絕緣膜上；第1導(dǎo)電型的第1碳化硅區(qū)域，設(shè)置在碳化硅層內(nèi)，且一部分設(shè)置在第1面；第2導(dǎo)電型的第2碳化硅區(qū)域，設(shè)置在第1碳化硅區(qū)域內(nèi)，且一部分設(shè)置在第1面；第1導(dǎo)電型的第3碳化硅區(qū)域，設(shè)置在第2碳化硅區(qū)域內(nèi)，且一部分設(shè)置在第1面；第2電極，設(shè)置在第2面， 且包含金屬、硅及碳；以及第3電極，與第3碳化硅區(qū)域相接而設(shè)置，包含金屬、硅及碳，且碳濃度高于第2電極。

圖1是本實施方式的半導(dǎo)體裝置的示意剖視圖。

半導(dǎo)體裝置100包括碳化硅層10、第1電極34、第2電極30、第3電極32、第1絕緣膜40、及第2絕緣膜42。

碳化硅層10具有第1面與設(shè)置在第1面的相反側(cè)的第2面。碳化硅層10的內(nèi)部具有n型的漂移區(qū)域(第1碳化硅區(qū)域10b)、p型的井區(qū)域(第2碳化硅區(qū)域)20、n型的源極區(qū)域(第3碳化硅區(qū)域)22、p型的接觸區(qū)域(第4碳化硅區(qū)域)24、及n型的漏極區(qū)域(第5碳化硅區(qū)域)10a。

本實施方式的半導(dǎo)體裝置100是通過離子注入而形成井區(qū)域20與源極區(qū)域22的DI MOSFET(Double Implantation Metal Oxide Semiconductor Field Effect Transistor，雙植入金屬氧化物半導(dǎo)體場效應(yīng)晶體管)。

n型的第1碳化硅區(qū)域10b設(shè)置在碳化硅層10內(nèi)，且一部分設(shè)置在第1面14。第1碳化硅區(qū)域10b是作為MOSFET的漂移區(qū)域發(fā)揮功能。第1碳化硅區(qū)域10b例如包含5×10¹⁵cm^-3以上、5×10¹⁶cm^-3以下的n型雜質(zhì)。第1碳化硅區(qū)域10b的雜質(zhì)濃度低于下述第5碳化硅區(qū)域10a的雜質(zhì)濃度。

第1絕緣膜40設(shè)置在第1面14上。第1絕緣膜40是柵極絕緣膜。第1絕緣膜40例如是氧化硅膜或high-k膜。

第1電極34設(shè)置在第1絕緣膜40上。第1電極34是柵極電極。第1電極34例如包含摻雜有雜質(zhì)的多晶硅。

p型的井區(qū)域20設(shè)置在第1碳化硅區(qū)域10b內(nèi)，且一部分設(shè)置在第1面14。井區(qū)域20是作為MOSFET的通道區(qū)域發(fā)揮功能。井區(qū)域20的深度例如為0.6μm左右。井區(qū)域20例如包含5×10¹⁵cm^-3以上、1×10¹⁹cm^-3以下的p型雜質(zhì)。p型雜質(zhì)例如是Al(鋁)、B(硼)、Ga(鎵)或In(銦)。

n型的源極區(qū)域22設(shè)置在井區(qū)域20內(nèi)，且一部分設(shè)置在所述第1面14。源極區(qū)域22是作為MOSFET的源極發(fā)揮功能。源極區(qū)域22的深度例如為0.3μm左右，小于井區(qū)域20。源極區(qū)域22例如包含1×10¹⁸cm^-3以上、1×10²¹cm^-3以下的n型雜質(zhì)。n型雜質(zhì)例如是P(磷)、N(氮)、As(砷)或Sb(銻)。

p型的接觸區(qū)域24設(shè)置在井區(qū)域20內(nèi)，且與下述第3電極32電連接。接觸區(qū)域24是為降低井區(qū)域20與下述第3電極32的接觸電阻而使用。接觸區(qū)域24的深度例如為0.3μm左右，小于井區(qū)域20。接觸區(qū)域24例如包含1×10¹⁸cm^-3以上、1×10²¹cm^-3 以下的p型雜質(zhì)。接觸區(qū)域24的雜質(zhì)濃度高于井區(qū)域20的雜質(zhì)濃度。

第2電極30設(shè)置在第2面12。第2電極30是漏極電極。第2電極30具有：第1電極層30a，包含金屬與硅；及第2電極層30b，包含金屬、硅及碳，且設(shè)置在第1電極層30a與碳化硅層10之間。第1電極層30a的膜厚例如為500nm左右。第2電極層30b的膜厚例如為100nm左右。

第1電極層30a優(yōu)選包含金屬硅化物(金屬與硅的化合物)。為減小接觸電阻，金屬優(yōu)選鎳。

第2電極層30b優(yōu)選包含含有金屬硅化物與碳的第1相30b₁、及含有碳的第2相30b₂。為減小接觸電阻，金屬優(yōu)選鎳。

第3電極32是與源極區(qū)域22相接而設(shè)置在源極區(qū)域22。第3電極32與第3碳化硅區(qū)域22及第4碳化硅區(qū)域24電連接。第3電極32是源極電極。第3電極32包含金屬、硅及碳。第3電極32的碳濃度高于第2電極30的碳濃度。第3電極32優(yōu)選包含金屬硅化物。從形成良好的歐姆接觸方面出發(fā)金屬優(yōu)選為鎳。

第2電極30的碳濃度與第3電極32的碳濃度例如可由TEM-EDX(Transmission Electron Microscope-Energy Dispersive X-ray Spectroscopy，穿透式電子顯微鏡-能量色散X射線光譜儀)測定。在第2電極30與第3電極32的各者中，通過在與膜厚方向平行的面內(nèi)測定膜厚方向的中央的碳濃度而求出碳濃度。測定碳濃度的情況下的空間分辨力例如設(shè)為5nm。

第5碳化硅區(qū)域10a設(shè)置在第1碳化硅區(qū)域10b與第2電極30之間的碳化硅層10內(nèi)。第5碳化硅區(qū)域10a例如是包含1×10¹⁸cm^-3以上、1×10²⁰cm^-3以下的n型雜質(zhì)的n型的4H-SiC。此外，例如也優(yōu)選使用3C-SiC或6H-SiC。n型雜質(zhì)例如是N(氮)、As(砷)、P(磷)或Sb(銻)。

第2絕緣膜42設(shè)置在第1絕緣膜40的上方、第1電極34的一側(cè)及上方。第2絕緣膜42將第3電極32與第1電極34電絕緣。

接下來，對本實施方式的半導(dǎo)體裝置100的制造方法進行說明。圖2是本實施方式的半導(dǎo)體裝置的制造方法的流程圖。圖3至圖9是本實施方式的半導(dǎo)體裝置的制造方法中，制造中途的半導(dǎo)體裝置的示意剖視圖。

本實施方式的半導(dǎo)體裝置100的制造方法包括：在n型的第5碳化硅區(qū)域10a上形成n型的第1碳化硅區(qū)域10b；在第1碳化硅區(qū)域10b上以與第1面14相接的方式形成p型的井區(qū)域20；在井區(qū)域20內(nèi)以與第1面14相接的方式形成n型的源極區(qū)域22；在井區(qū)域20上的源極區(qū)域22一側(cè)以與第1面14相接的方式形成p型的接觸區(qū)域24；在 第1面14上形成第1絕緣40；在第1絕緣膜40上形成第1電極34；在第1絕緣膜40及第1電極34上形成第2絕緣膜42；在第1碳化硅區(qū)域10b、井區(qū)域20、源極區(qū)域22、接觸區(qū)域24、第1絕緣膜40、及第2絕緣膜42上形成第1膜52；進行第1熱處理；去除未反應(yīng)的第1膜52；與第2面相接而形成第2膜54；以及進行第2熱處理。

首先，如圖3所示，在n型的第5碳化硅區(qū)域10a上，例如利用外延法而形成n型的第1碳化硅區(qū)域10b(S10)。第5碳化硅區(qū)域10a與第1碳化硅區(qū)域10b構(gòu)成碳化硅層10。第1碳化硅區(qū)域10b上的面是第1面14，設(shè)置在第1面14的相反側(cè)的面是第2面12。

接下來，如圖4所示，在第1碳化硅區(qū)域10b上以與第1面14相接的方式，例如通過Al的離子注入而形成p型的井區(qū)域20(S12)。

接下來，在井區(qū)域20內(nèi)以與第1面14相接的方式，例如通過P的離子注入而形成n型的源極區(qū)域22(S14)。另外，在井區(qū)域20上的源極區(qū)域22一側(cè)以與第1面14相接的方式形成p型的接觸區(qū)域24(S16)。之后，進行井區(qū)域20、源極區(qū)域22、及接觸區(qū)域24的活化熱處理。

接下來，如圖5所示，在第1面14上，例如利用熱氧化法或CVD(Chemical Vapor Deposition，化學氣相沉積)法而形成第1絕緣膜40(S18)。接下來，在第1絕緣膜40上形成例如包含多晶硅的第1電極34，之后進行蝕刻(S20)。

接下來，如圖6所示，在第1絕緣膜40及第1電極34上，形成例如包含氧化硅膜的第2絕緣膜42。接下來，例如通過蝕刻而去除源極區(qū)域22上的一部分與形成在接觸區(qū)域24上的第2絕緣膜42的一部分(S22)。

接下來，如圖7所示，在第1碳化硅區(qū)域10b、井區(qū)域20、源極區(qū)域22、接觸區(qū)域24、第1絕緣膜40、及第2絕緣膜42上，形成例如包含Ni(鎳)的第1膜52(S24)。

接下來，進行第1熱處理。由此，使源極區(qū)域22及接觸區(qū)域24與第1膜52反應(yīng)，形成包含硅化鎳的金屬半導(dǎo)體化合物的層、即第3電極32(S26)。

接下來，如圖8所示，利用含有硫酸的酸溶液等去除未反應(yīng)的第1膜52(S28)。

接下來，如圖9所示，例如利用濺射法形成與第2面相接且包含NiSi的第2膜54(S30)。此處，為降低第5碳化硅區(qū)域的硅化物化反應(yīng)量，Ni與Si的比優(yōu)選為2：1與1：3之間。

第2膜54的膜厚優(yōu)選100nm以上、1000nm以下。如果膜厚小于100nm，則會在整個第2膜54引起如下所述的與第5碳化硅區(qū)域10a的反應(yīng)，使第2相30b₂的產(chǎn)生量增加而導(dǎo)致接觸電阻變大。另一方面，如果膜厚大于1000nm，則難以使由半導(dǎo)體裝置 100產(chǎn)生的熱從設(shè)置在半導(dǎo)體裝置100下方的散熱板等效率良好地散熱。

接下來，進行第2熱處理，使第2膜54與第5碳化硅區(qū)域10a反應(yīng)而形成第2電極30(S32)，制造圖1所示的半導(dǎo)體裝置100。

第2熱處理的溫度例如為800℃以上、1050℃以下。在未達800℃的情況下，因溫度過低而不會充分地引起第2膜54與第5碳化硅區(qū)域10a的反應(yīng)，從而接觸電阻變大。另一方面，在高于1050℃的情況下，因溫度過高而產(chǎn)生較多的第2相30b₂，從而易引起第2電極30的膜剝落。

第2熱處理例如是在Ar(氬)等惰性氣體環(huán)境中進行。另外，進行第2熱處理的時間例如為4分鐘左右。

接下來，記載本實施方式的半導(dǎo)體裝置100的作用效果。

圖10是表示本實施方式的作用效果的圖。圖10(a)是成為本實施方式之比較方式的半導(dǎo)體裝置的第2熱處理前的第2膜55與第5碳化硅區(qū)域10a的示意剖視圖。圖10(b)是成為本實施方式之比較方式的半導(dǎo)體裝置的第2熱處理后的第2電極31與第5碳化硅區(qū)域10a的示意剖視圖。圖10(c)是本實施方式的半導(dǎo)體裝置100的第2熱處理前的第2膜54與第5碳化硅區(qū)域10a的示意剖視圖。圖10(d)是本實施方式的半導(dǎo)體裝置100的第2熱處理后的第2電極30與第5碳化硅區(qū)域10a的示意剖視圖。

圖10(a)中，對第2膜55使用Ni(鎳)。該情況下，如圖10(b)所示，整個第2膜55通過第2熱處理而與第5碳化硅區(qū)域10a反應(yīng)。在由此形成的第2電極31中，C(碳)向Ni中擴散，故整個第2電極31成為包含Ni與C的第1相31b₁。換句話說，未設(shè)置與圖1所示的半導(dǎo)體裝置100中的第1電極層30a相當?shù)碾姌O層。另外，在第2電極31的靠近第5碳化硅區(qū)域10a之側(cè)，數(shù)量較多地設(shè)置有包含C(碳)的第2相31b₂。該第2相31b₂成為第2電極31的膜剝落的原因。

圖10(c)中，對第2膜54使用NiSi。該情況下，如圖10(d)所示，在第2熱處理后，形成碳含量較少的第1電極層30a、及設(shè)置在第1電極層30a與第5碳化硅區(qū)域10a之間的包含第1相30b₁與第2相30b₂的第2電極層30b。在第2膜54包含Si的情況下，可抑制與第2膜54反應(yīng)的第5碳化硅區(qū)域10a的量。因此，在第2電極30內(nèi)形成的第2相30b₂的量較少。由此，可抑制第2電極30的膜剝落。

為形成第3電極32，能夠通過利用含有硫酸的酸溶液等去除未反應(yīng)的第1膜52而簡便地形成第3電極32，故優(yōu)選將不包含硅的金屬膜、例如包含鎳的膜用作第1膜52。該情況下，第1膜52與反應(yīng)源極區(qū)域22及接觸區(qū)域24的反應(yīng)量并未得到抑制，故第3電極的碳濃度高于第2電極的碳濃度。該情況下，第3電極的碳濃度優(yōu)選為1×10¹⁸ atoms/cm³以上。

另外，在使第2電極30的強度增加而抑制膜剝落，且使第3電極32的接觸電阻降低的方面，優(yōu)選第2電極30的膜厚大于第3電極32的膜厚。

由以上所述，根據(jù)本實施方式的半導(dǎo)體裝置100，能夠提供一種因第2電極(漏極電極)的膜剝落導(dǎo)致的可靠性降低得到抑制的半導(dǎo)體裝置。

(第2實施方式)

本實施方式的半導(dǎo)體裝置中，將包含金屬硅化物的第4電極35作為柵極電極而發(fā)揮功能，該方面與第1實施方式的半導(dǎo)體裝置不同。此處，對與第1實施方式重復(fù)的內(nèi)容重復(fù)記載。

圖11是本實施方式的半導(dǎo)體裝置的示意剖視圖。

本實施方式的半導(dǎo)體裝置中，在第1絕緣膜40上設(shè)置有第4電極35。第2絕緣膜42設(shè)置在第1絕緣膜40上且第4電極35的一側(cè)。另外，在第2絕緣膜42及第4電極35上設(shè)置有第3絕緣膜44。

圖12是本實施方式的半導(dǎo)體裝置的制造方法中，制造中途的半導(dǎo)體裝置的示意剖視圖。本實施方式的半導(dǎo)體裝置的制造方法中，在包含多晶硅的硅膜50上、源極區(qū)域22上、及接觸區(qū)域24上形成第1膜52。此后進行第1熱處理，使硅膜50與第1膜52反應(yīng)，形成包含硅化鎳的金屬半導(dǎo)體化合物的層、即第4電極35。另外，在利用含有硫酸的酸溶液等去除未反應(yīng)的第1膜52之后，在第2絕緣膜42及第4電極35上形成第3絕緣膜44。除以上所述的方面之外，與第1實施方式的半導(dǎo)體裝置的制造方法相同。

在使用多晶硅的柵極電極的情況下會產(chǎn)生界面空乏層。另一方面，在本實施方式的半導(dǎo)體裝置200中，對柵極電極使用金屬硅化物，故未產(chǎn)生界面空乏層。因此，根據(jù)本實施方式的半導(dǎo)體裝置200，進而能夠提供一種適合于高頻動作的半導(dǎo)體裝置。

(第3實施方式)

本實施方式的半導(dǎo)體裝置中，代替n型的漏極區(qū)域(第5碳化硅區(qū)域)10a而設(shè)置有p⁺型的第6碳化硅區(qū)域10c，該方面與第1及第2實施方式的半導(dǎo)體裝置不同。此處，對與第1及第2實施方式重復(fù)的內(nèi)容重復(fù)記載。

圖13是本實施方式的半導(dǎo)體裝置的示意剖視圖。

本實施方式的半導(dǎo)體裝置300中，第6碳化硅區(qū)域10c是p⁺型的碳化硅層。第6碳化硅區(qū)域10c例如包含雜質(zhì)濃度為1×10¹⁸atoms/cm³以上、1×10²⁰atoms/cm³以下的Al(鋁)作為p型雜質(zhì)。第6碳化硅區(qū)域10c是作為半導(dǎo)體裝置200的集極區(qū)域而發(fā)揮功能。本實施方式的半導(dǎo)體裝置300是IGBT(Insulated Gate Bipolar Transistor，絕緣柵雙極晶體管)。

第2電極30是作為集極電極而發(fā)揮功能。另外，第3電極32是作為射極電極而發(fā)揮功能。

根據(jù)本實施方式的半導(dǎo)體裝置300，能夠提供一種因第2電極(集極電極)的膜剝落導(dǎo)致的可靠性降低得到抑制的半導(dǎo)體裝置。

(第4實施方式)

本實施方式的半導(dǎo)體裝置包括：碳化硅層，具有第1面與設(shè)置在第1面的相反側(cè)的第2面；第1導(dǎo)電型的第1碳化硅區(qū)域，設(shè)置在碳化硅層內(nèi)；第2導(dǎo)電型的第2碳化硅區(qū)域，設(shè)置在第1碳化硅區(qū)域上的碳化硅層內(nèi)，且一部分設(shè)置在第1面；第1電極，設(shè)置在第1面上，包含金屬、硅及碳；第2電極，設(shè)置在第2面，包含金屬、硅及碳，且碳濃度低于第1電極；及第1導(dǎo)電型的第3碳化硅區(qū)域，設(shè)置在第1碳化硅區(qū)域與第2電極之間的碳化硅層內(nèi)，且一部分設(shè)置在第2面。本實施方式的半導(dǎo)體裝置是PIN型二極管。此處，對于與第1至第3實施方式重復(fù)的內(nèi)容重復(fù)記載。

圖14是實施方式的半導(dǎo)體裝置的示意剖視圖。

第1至第3實施方式中的第3電極32相當于本實施方式的第1電極34。第2電極30是作為陰極電極而發(fā)揮功能，另外，第1電極34是作為陽極電極而發(fā)揮功能。第3碳化硅區(qū)域10d是作為n射極層而發(fā)揮功能，第1碳化硅區(qū)域10b是作為n^-基極層而發(fā)揮功能，第4碳化硅層18是作為p射極層而發(fā)揮功能。

根據(jù)本實施方式的半導(dǎo)體裝置，能夠提供一種因第2電極(陰極電極)的膜剝落導(dǎo)致的可靠性降低得到抑制的半導(dǎo)體裝置。

已對本發(fā)明的若干實施方式及實施例進行了說明，但這些實施方式及實施例是作為示例而提出的，并不意圖限定發(fā)明的范圍。這些新穎的實施方式能夠以其它各種形態(tài)實施，且可在不脫離發(fā)明主旨的范圍內(nèi)進行各種省略、置換、及變更。這些實施方式或其變化包含于發(fā)明的范圍或主旨，并且包含于權(quán)利要求書中所記載的發(fā)明及其均等范圍。

[符號的說明]

10 碳化硅層

10a 第5碳化硅區(qū)域(漏極區(qū)域)

10b 第1碳化硅區(qū)域(漂移區(qū)域)

10c 第6碳化硅區(qū)域(集極區(qū)域)

10d 第3碳化硅區(qū)域

12 第2面

14 第1面

18 第4碳化硅層

20 第2碳化硅區(qū)域(井區(qū)域)

22 第3碳化硅區(qū)域(源極區(qū)域，射極區(qū)域)

24 第4碳化硅區(qū)域(接觸區(qū)域)

30 第2電極

30a 第1電極層

30b 第2電極層

30b₁ 第1相

30b₂ 第2相

31 第2電極

31a 第1電極層

31b₁ 第1相

31b₂ 第2相

32 第3電極

34 第1電極

34b₁ 第1相

34b₂ 第2相

35 第4電極

40 第1絕緣膜(柵極絕緣膜)

42 第2絕緣膜

44 第3絕緣膜

50 硅膜

52 第1膜

54 第2膜

55 第2膜

100 半導(dǎo)體裝置

200 半導(dǎo)體裝置

300 半導(dǎo)體裝置

400 半導(dǎo)體裝置